JPS6322386B2 - - Google Patents
Info
- Publication number
- JPS6322386B2 JPS6322386B2 JP58120999A JP12099983A JPS6322386B2 JP S6322386 B2 JPS6322386 B2 JP S6322386B2 JP 58120999 A JP58120999 A JP 58120999A JP 12099983 A JP12099983 A JP 12099983A JP S6322386 B2 JPS6322386 B2 JP S6322386B2
- Authority
- JP
- Japan
- Prior art keywords
- cassette
- holder
- connector
- connection confirmation
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006870 function Effects 0.000 claims description 28
- 238000012790 confirmation Methods 0.000 claims description 26
- 238000003780 insertion Methods 0.000 claims description 26
- 230000037431 insertion Effects 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は磁気バブルメモリカセツト装置に係
り、特にバブルメモリカセツト（以下単にカセツ
トと称する）とホルダとの接続確認情報を確実化
した磁気バブルメモリカセツト装置に関する。
り、特にバブルメモリカセツト（以下単にカセツ
トと称する）とホルダとの接続確認情報を確実化
した磁気バブルメモリカセツト装置に関する。
技術の背景
一般に、磁気バブルメモリカセツト装置は、フ
アンクシヨンゲートを含むバブルメモリを収容し
たカセツトと、これを収容するホルダとからなつ
ている。ホルダにはバブルメモリのメモリ動作を
駆動するためのフアンクシヨン駆動回路およびコ
ントロール回路が内蔵されている。カセツトとホ
ルダには、バブルデバイスの駆動および制御のた
めの信号の授受を行うための信号用接続端子と共
に、カセツトとホルダの接続を確認するための接
続確認信号用端子が設けられている。バブルデバ
イスを正常に駆動するためには、カセツトとホル
ダの接続が確実になされることが必要であり、ホ
ルダ内のコントロール回路は接続確認信号の発生
を確認後にフアンクシヨン駆動回路を起動して、
ホルダおよびカセツトのそれぞれの信号用端子を
通してカセツト内のバブルメモリに制御信号や駆
動信号を供給するようになつている。
アンクシヨンゲートを含むバブルメモリを収容し
たカセツトと、これを収容するホルダとからなつ
ている。ホルダにはバブルメモリのメモリ動作を
駆動するためのフアンクシヨン駆動回路およびコ
ントロール回路が内蔵されている。カセツトとホ
ルダには、バブルデバイスの駆動および制御のた
めの信号の授受を行うための信号用接続端子と共
に、カセツトとホルダの接続を確認するための接
続確認信号用端子が設けられている。バブルデバ
イスを正常に駆動するためには、カセツトとホル
ダの接続が確実になされることが必要であり、ホ
ルダ内のコントロール回路は接続確認信号の発生
を確認後にフアンクシヨン駆動回路を起動して、
ホルダおよびカセツトのそれぞれの信号用端子を
通してカセツト内のバブルメモリに制御信号や駆
動信号を供給するようになつている。
従来技術と問題点
従来、カセツトとホルダの接続確認信号用端子
は、それぞれの片方の一ケ所にのみ設けられてい
た。このため、カセツトがホルダ内に斜めに挿入
された場合、接続確認信号用端子のみが接続され
ているが他の接続端子は未接続あるいは半接続で
あるという事態になることがあつた。このような
状態でバブルメモリを起動しようとすると、フア
ンクシヨン駆動回路からの駆動信号や制御信号が
バブルメモリに伝わらず、正常なメモリ動作を保
障できなくなるという問題がある。例えば、フア
ンクシヨン駆動回路はバブルを発生させるジエネ
レータやリプリケータを備えているが、これらジ
エネレータやリプリケータからの信号がバブルメ
モリに伝わらなければバブルの発生や消去が行わ
れず、従つて書き込み動作や読出し動作も出来な
くなる。
は、それぞれの片方の一ケ所にのみ設けられてい
た。このため、カセツトがホルダ内に斜めに挿入
された場合、接続確認信号用端子のみが接続され
ているが他の接続端子は未接続あるいは半接続で
あるという事態になることがあつた。このような
状態でバブルメモリを起動しようとすると、フア
ンクシヨン駆動回路からの駆動信号や制御信号が
バブルメモリに伝わらず、正常なメモリ動作を保
障できなくなるという問題がある。例えば、フア
ンクシヨン駆動回路はバブルを発生させるジエネ
レータやリプリケータを備えているが、これらジ
エネレータやリプリケータからの信号がバブルメ
モリに伝わらなければバブルの発生や消去が行わ
れず、従つて書き込み動作や読出し動作も出来な
くなる。
発明の目的
従つて、本発明の目的は、上記従来技術におけ
る問題に鑑み、ホルダの信号用端子の少なくとも
１つにカセツト挿入検出回路を接続するという構
想に基づき、磁気バブルメモリカセツト装置にお
いて、カセツトとホルダとの接続の確認の信頼性
を高め、それによりバブルメモリの誤動作を防止
することにある。
る問題に鑑み、ホルダの信号用端子の少なくとも
１つにカセツト挿入検出回路を接続するという構
想に基づき、磁気バブルメモリカセツト装置にお
いて、カセツトとホルダとの接続の確認の信頼性
を高め、それによりバブルメモリの誤動作を防止
することにある。
発明の構成
バブルメモリカセツトと、該バブルメモリカセ
ツトを収容するホルダとを備え、 該バブルメモリカセツトは、フアンクシヨンゲ
ートと、カセツト挿入信号発生回路と第一のコネ
クタとを備え、 該第一のコネクタは、該フアンクシヨンゲート
に接続された信号入力端子と、該カセツト挿入信
号発生回路の出力に接続された接続確認信号出力
端子とを備え、 該信号入力端子と該接続確認信号出力端子とは
該第一のコネクタ内の両端部に離されて配置され
ており、 該ホルダは、該フアンクシヨンゲートを駆動す
るためのフアンクシヨン駆動回路と、該フアンク
シヨン駆動回路を制御するコントローラと、第二
のコネクタとを備え、 該第二のコネクタは、該フアンクシヨン駆動回
路の出力に接続された信号出力端子と、該コント
ローラの制御入力に接続された接続確認信号入力
端子とを備え、 該信号出力端子と該接続確認信号入力端子とは
該第二のコネクタ内の両端部に離されて配置され
ており、 該第一のコネクタと該第二のコネクタとを介し
て該ホルダ1aに該バブルメモリカセツトを正常
に収容したときに、該信号入力端子と該信号出力
端子とが接続され、該接続確認信号出力端子と該
接続確認信号入力端子とが接続されるように配置
されており 更に、該ホルダは、入力が該信号出力端子に接
続されており、出力が該コントローラの制御入力
に接続されたカセツト挿入検出回路を具備し、該
接続確認信号出力端子と該接続確認信号入力端子
とが接続され、且つ該信号入力端子と該信号出力
端子とが接続されたときに該カセツト挿入検出回
路が作動して該コントローラが該フアンクシヨン
駆動回路を起動するようにしたことを特徴とする
磁気バブルカセツト装置にある。
ツトを収容するホルダとを備え、 該バブルメモリカセツトは、フアンクシヨンゲ
ートと、カセツト挿入信号発生回路と第一のコネ
クタとを備え、 該第一のコネクタは、該フアンクシヨンゲート
に接続された信号入力端子と、該カセツト挿入信
号発生回路の出力に接続された接続確認信号出力
端子とを備え、 該信号入力端子と該接続確認信号出力端子とは
該第一のコネクタ内の両端部に離されて配置され
ており、 該ホルダは、該フアンクシヨンゲートを駆動す
るためのフアンクシヨン駆動回路と、該フアンク
シヨン駆動回路を制御するコントローラと、第二
のコネクタとを備え、 該第二のコネクタは、該フアンクシヨン駆動回
路の出力に接続された信号出力端子と、該コント
ローラの制御入力に接続された接続確認信号入力
端子とを備え、 該信号出力端子と該接続確認信号入力端子とは
該第二のコネクタ内の両端部に離されて配置され
ており、 該第一のコネクタと該第二のコネクタとを介し
て該ホルダ1aに該バブルメモリカセツトを正常
に収容したときに、該信号入力端子と該信号出力
端子とが接続され、該接続確認信号出力端子と該
接続確認信号入力端子とが接続されるように配置
されており 更に、該ホルダは、入力が該信号出力端子に接
続されており、出力が該コントローラの制御入力
に接続されたカセツト挿入検出回路を具備し、該
接続確認信号出力端子と該接続確認信号入力端子
とが接続され、且つ該信号入力端子と該信号出力
端子とが接続されたときに該カセツト挿入検出回
路が作動して該コントローラが該フアンクシヨン
駆動回路を起動するようにしたことを特徴とする
磁気バブルカセツト装置にある。
発明の実施例
以下本発明の実施例を図面によつて従来例と対
比しながら説明する。
比しながら説明する。
第１図は本発明に係る磁気バブルメモリカセツ
ト装置のホルダの正面図、第２図ａは第１図の
ａ―a′線断面図、第２図ｂはホルダに挿入され
るカセツトを示す側断面図である。第１図および
第２図ａ，ｂにおいて、ホルダ１の挿入口２にカ
セツト３が挿入される。ホルダ１には雌形コネク
タ４が設けられており、カセツト３には雄形コネ
クタ５が設けられている。それぞれのコネクタに
は接続端子６および７が配置されている。雌形コ
ネクタ４内の接続端子６の殆んどすべては、プリ
ント板８に内蔵されているコントローラからの制
御信号や駆動信号等の伝達のためのものである。
ト装置のホルダの正面図、第２図ａは第１図の
ａ―a′線断面図、第２図ｂはホルダに挿入され
るカセツトを示す側断面図である。第１図および
第２図ａ，ｂにおいて、ホルダ１の挿入口２にカ
セツト３が挿入される。ホルダ１には雌形コネク
タ４が設けられており、カセツト３には雄形コネ
クタ５が設けられている。それぞれのコネクタに
は接続端子６および７が配置されている。雌形コ
ネクタ４内の接続端子６の殆んどすべては、プリ
ント板８に内蔵されているコントローラからの制
御信号や駆動信号等の伝達のためのものである。
従来は、接続確認信号用端子として、雌形コネ
クタ４内の片方の１つの接続端子、例えば接続端
子６1とこれに対応する雄形コネクタ５内の１つ
の接続端子とのみを用いていた。このため前述の
如き問題が生じた。
クタ４内の片方の１つの接続端子、例えば接続端
子６1とこれに対応する雄形コネクタ５内の１つ
の接続端子とのみを用いていた。このため前述の
如き問題が生じた。
本発明においては、この問題を解決するため
に、第１図に示した左端の接続端子６1を接続確
認信号用端子として用いると共に、中央部のフア
ンクシヨン駆動回路の出力端子６2，６3、および
６4のそれぞれにカセツト挿入検出回路を接続し、
接続確認の信頼性を向上させる。なお、右端の端
子６5は電源電圧供給用端子である。
に、第１図に示した左端の接続端子６1を接続確
認信号用端子として用いると共に、中央部のフア
ンクシヨン駆動回路の出力端子６2，６3、および
６4のそれぞれにカセツト挿入検出回路を接続し、
接続確認の信頼性を向上させる。なお、右端の端
子６5は電源電圧供給用端子である。
第３図は従来の磁気バブルメモリカセツト装置
を示す回路図である。同図において、ホルダ１は
ホスト側中央処理装置により制御されるコントロ
ール回路１０と、これにより制御されるフアンク
シヨン駆動回路１１を備えており、６2，６3、お
よび６5はフアンクシヨン駆動回路１１の出力信
号伝達用端子である。またカセツト３はフアンク
シヨンゲート１２を内蔵したバブルメモリ１３
と、カセツト挿入信号発生回路１４と接続端子５
１〜５5を備えている。カセツト３がホルダに正常
に挿入された時は、端子５1〜５5はホルダ側の端
子６1〜６8にそれぞれ接続され、端子５1，６1を
介してカセツト挿入検出信号が伝達されることに
よりコントローラ１０が起動されて、フアンクシ
ヨン駆動回路１１の出力はバブルメモリ１３に伝
達される。しかしながら、図示の如く斜めに挿入
された場合、端子５1，６1を介してカセツト挿入
検出信号が伝達されてコントローラ１０が起動さ
れるが、端子６2〜６5はカセツト３の端子５2〜
５5と未接触のため、電源電圧VCCがバブルメモリ
１３に供給されないばかりか、フアンクシヨン駆
動回路１１の出力もバブルメモリに伝達されず、
前述した如き問題が生ずる。
を示す回路図である。同図において、ホルダ１は
ホスト側中央処理装置により制御されるコントロ
ール回路１０と、これにより制御されるフアンク
シヨン駆動回路１１を備えており、６2，６3、お
よび６5はフアンクシヨン駆動回路１１の出力信
号伝達用端子である。またカセツト３はフアンク
シヨンゲート１２を内蔵したバブルメモリ１３
と、カセツト挿入信号発生回路１４と接続端子５
１〜５5を備えている。カセツト３がホルダに正常
に挿入された時は、端子５1〜５5はホルダ側の端
子６1〜６8にそれぞれ接続され、端子５1，６1を
介してカセツト挿入検出信号が伝達されることに
よりコントローラ１０が起動されて、フアンクシ
ヨン駆動回路１１の出力はバブルメモリ１３に伝
達される。しかしながら、図示の如く斜めに挿入
された場合、端子５1，６1を介してカセツト挿入
検出信号が伝達されてコントローラ１０が起動さ
れるが、端子６2〜６5はカセツト３の端子５2〜
５5と未接触のため、電源電圧VCCがバブルメモリ
１３に供給されないばかりか、フアンクシヨン駆
動回路１１の出力もバブルメモリに伝達されず、
前述した如き問題が生ずる。
第４図は本発明の一実施例による磁気バブルメ
モリカセツト装置を示す回路図である。同図にお
いて、第３図と同一部分には同一番号を付してあ
る。第３図と異なるところは、ホルダ1a側の接
続端子６4，６3，６2に接続されているフアンク
シヨン駆動回路１１の出力線１５，１６、および
１７にカセツト挿入検出回路１８，１９、および
２０がそれぞれ接続されていることである。カセ
ツト挿入検出回路１８は、出力線１５と接地間に
直列接続された高抵抗の抵抗器R1とR2、コレク
タが負荷抵抗器R3を介して電源VCCに接続されて
おり、ベースがR1とR2の接続点に接続されてお
り、エミツタが接地されているNPNトランジス
タQ1、およびコレクタが負荷抵抗器R4を介して
電源VCCに接続されており、ベースがトランジス
タQ1のコレクタに接続されており、エミツタが
接地されているNPNトランジスタQ2からなつて
おり、トランジスタQ2のコレクタは接続確認信
号用端子６1に接続されている。
モリカセツト装置を示す回路図である。同図にお
いて、第３図と同一部分には同一番号を付してあ
る。第３図と異なるところは、ホルダ1a側の接
続端子６4，６3，６2に接続されているフアンク
シヨン駆動回路１１の出力線１５，１６、および
１７にカセツト挿入検出回路１８，１９、および
２０がそれぞれ接続されていることである。カセ
ツト挿入検出回路１８は、出力線１５と接地間に
直列接続された高抵抗の抵抗器R1とR2、コレク
タが負荷抵抗器R3を介して電源VCCに接続されて
おり、ベースがR1とR2の接続点に接続されてお
り、エミツタが接地されているNPNトランジス
タQ1、およびコレクタが負荷抵抗器R4を介して
電源VCCに接続されており、ベースがトランジス
タQ1のコレクタに接続されており、エミツタが
接地されているNPNトランジスタQ2からなつて
おり、トランジスタQ2のコレクタは接続確認信
号用端子６1に接続されている。
他のカセツト挿入検出回路１８および１９の構
成もカセツト挿入検出回路１７と同様の構成をし
ている。
成もカセツト挿入検出回路１７と同様の構成をし
ている。
端子５1〜５5と６1〜６5のいずれか１つの組、
例えば端子５4と６4が離れているときは、トラン
ジスタQ1がオフ、トランジスタQ2がオンの状態
にあるので、トランジスタQ2のコレクタはロー
レベルに固定されており、たとえ端子５1と６1が
接触していても、コントロール回路１０にはカセ
ツト挿入検出信号が与えられない。これに対し、
カセツトの端子５1〜５5とホルダの端子６1〜６5
がそれぞれすべて接触したときだけ、コントロー
ル回路１０にカセツト挿入検出信号が与えられ
る。すなわち、この場合は、電源VCCから端子６
５，５5、フアンクシヨンゲート１２、端子５4、
および６4を通つて電流がカセツト挿入信号発生
回路１４に流れ、それにより、トランジスタQ1
にベース電流が供給されるため、トランジスタ
Q1はオンになる。するとそのコレクタの電位は
低下するので、これにベースが接続されているト
ランジスタQ2はオフになり、そのコレクタはハ
イレベルとなる。他のカセツト挿入検出回路の動
作も同様であるので、端子５1，６1を通るカセツ
ト挿入検出信号はコントロール回路１０に与えら
れる。
例えば端子５4と６4が離れているときは、トラン
ジスタQ1がオフ、トランジスタQ2がオンの状態
にあるので、トランジスタQ2のコレクタはロー
レベルに固定されており、たとえ端子５1と６1が
接触していても、コントロール回路１０にはカセ
ツト挿入検出信号が与えられない。これに対し、
カセツトの端子５1〜５5とホルダの端子６1〜６5
がそれぞれすべて接触したときだけ、コントロー
ル回路１０にカセツト挿入検出信号が与えられ
る。すなわち、この場合は、電源VCCから端子６
５，５5、フアンクシヨンゲート１２、端子５4、
および６4を通つて電流がカセツト挿入信号発生
回路１４に流れ、それにより、トランジスタQ1
にベース電流が供給されるため、トランジスタ
Q1はオンになる。するとそのコレクタの電位は
低下するので、これにベースが接続されているト
ランジスタQ2はオフになり、そのコレクタはハ
イレベルとなる。他のカセツト挿入検出回路の動
作も同様であるので、端子５1，６1を通るカセツ
ト挿入検出信号はコントロール回路１０に与えら
れる。
このように、第３図の回路によれば端子のいず
れか１つでも未接触であればコントロール回路１
０は駆動されないので、バブルメモリ１３の破壊
等の誤動作を防止できる。
れか１つでも未接触であればコントロール回路１
０は駆動されないので、バブルメモリ１３の破壊
等の誤動作を防止できる。
なお、本発明は上述の実施例に限定されるもの
ではなく、様々の変形が可能である。例えば、カ
セツト挿入検出回路を１個だけホルダ側の信号用
端子に接続しても、接続確認の信頼性は従来に比
べて向上する。
ではなく、様々の変形が可能である。例えば、カ
セツト挿入検出回路を１個だけホルダ側の信号用
端子に接続しても、接続確認の信頼性は従来に比
べて向上する。
発明の効果
以上説明したように、本発明によれば、ホルダ
の信号用端子に少なくとも１つのカセツト挿入検
出回路を接続したことにより、磁気バブルメモリ
カセツト装置において、カセツトとホルダとの接
続の確認の信頼性が向上し、それによりバブルメ
モリの誤動作は防止される。
の信号用端子に少なくとも１つのカセツト挿入検
出回路を接続したことにより、磁気バブルメモリ
カセツト装置において、カセツトとホルダとの接
続の確認の信頼性が向上し、それによりバブルメ
モリの誤動作は防止される。
第１図は本発明に係る磁気バブルメモリカセツ
ト装置のホルダの正面図、第２図ａは第１図の
ａ―a′線断面図、第２図ｂはホルダに挿入され
るカセツトを示す側断面図、第３図は従来の磁気
バブルメモリカセツト装置を示す回路図、第４図
は本発明の一実施例による磁気バブルメモリカセ
ツト装置を示す回路図である。 １ａ…ホルダ、３…バブルメモリカセツト、１
０…コントロール回路、１１…フアンクシヨン駆
動回路、１２…フアンクシヨンゲート、１３…バ
ブルメモリ、５1〜５5…ホルダ側の接続端子、６
１〜６5…カセツト側の接続端子。
ト装置のホルダの正面図、第２図ａは第１図の
ａ―a′線断面図、第２図ｂはホルダに挿入され
るカセツトを示す側断面図、第３図は従来の磁気
バブルメモリカセツト装置を示す回路図、第４図
は本発明の一実施例による磁気バブルメモリカセ
ツト装置を示す回路図である。 １ａ…ホルダ、３…バブルメモリカセツト、１
０…コントロール回路、１１…フアンクシヨン駆
動回路、１２…フアンクシヨンゲート、１３…バ
ブルメモリ、５1〜５5…ホルダ側の接続端子、６
１〜６5…カセツト側の接続端子。
Claims (1)
- 【特許請求の範囲】 １ バブルメモリカセツト３と、 該バブルメモリカセツト３を収容するホルダ１
ａとを備え、 該バブルメモリカセツト３は、フアンクシヨン
ゲート１２と、カセツト挿入信号発生回路と、第
一のコネクタ５とを備え、 該第一のコネクタ５は、該フアンクシヨンゲー
ト１２に接続された信号入力端子５2，５3，及び
５4と、該カセツト挿入信号発生回路１４の出力
に接続された接続確認信号出力端子５1とを備え、 該信号入力端子５2，５3及び５4と該接続確認
信号出力端子５1とは該第一のコネクタ５内の両
端部に離されて配置されており、 該ホルダ１ａは、該フアンクシヨンゲート１２
を駆動するためのフアンクシヨン駆動回路１１
と、該フアンクシヨン駆動回路１１を制御するコ
ントローラ１０と、第二のコネクタ４とを備え、 該第二のコネクタ４は、該フアンクシヨン駆動
回路１１の出力に接続された信号出力端子６2，
６3及び６4と、該コントローラ１０の制御入力に
接続された接続確認信号入力端子６1とを備え、 該信号出力端子６2，６3及び６4と該接続確認
信号入力端子６1とは該第二のコネクタ４内の両
端部に離されて配置されており、 該第一のコネクタ５と該第二のコネクタ４とを
介して該ホルダ１ａに該バブルメモリカセツト３
を正常に収容したときに、該信号入力端子５2，
５3及び５4と該信号出力端子６2，６3及び６4とが
接続され、該接続確認信号出力端子５1と該接続
確認信号入力端子６1とが接続されるように配置
されており、 更に、該ホルダ１ａは、入力が該信号出力端子
６2，６3及び６4に接続されており、出力が該コ
ントローラ１０の制御入力に接続されたカセツト
挿入検出回路１８，１９，２０を具備し、 該接続確認信号出力端子５1と該接続確認信号
入力端子６1とが接続され、且つ該信号入力端子
５2，５3及び５4と該信号出力端子６2，６3及び６
４とが接続されたときに該カセツト挿入検出回路
１８，１９，２０が動作して該コントローラ１０
が該フアンクシヨン駆動回路を起動するようにし
たことを特徴とする磁気バブルカセツト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120999A JPS6013387A (ja) | 1983-07-05 | 1983-07-05 | 磁気バブルメモリカセツト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120999A JPS6013387A (ja) | 1983-07-05 | 1983-07-05 | 磁気バブルメモリカセツト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6013387A JPS6013387A (ja) | 1985-01-23 |
| JPS6322386B2 true JPS6322386B2 (ja) | 1988-05-11 |
Family
ID=14800271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58120999A Granted JPS6013387A (ja) | 1983-07-05 | 1983-07-05 | 磁気バブルメモリカセツト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6013387A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105671U (ja) * | 1991-02-21 | 1992-09-11 | イーグル工業株式会社 | メカニカルシール |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616220A (en) * | 1979-07-19 | 1981-02-17 | Mitsubishi Heavy Ind Ltd | Functional module |
| JPS5745622A (en) * | 1980-09-02 | 1982-03-15 | Fujitsu Ltd | Display device for magnetic bubble memory |
| JPS57205880A (en) * | 1981-06-15 | 1982-12-17 | Fujitsu Ltd | Electricity connecting body |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6013115Y2 (ja) * | 1977-05-13 | 1985-04-26 | 富士通株式会社 | 磁気バブルを使用したカセツト型記憶装置 |
| JPS55160591U (ja) * | 1979-05-04 | 1980-11-18 | ||
| JPS5935918Y2 (ja) * | 1979-05-04 | 1984-10-03 | カシオ計算機株式会社 | 電源供給制御装置 |
-
1983
- 1983-07-05 JP JP58120999A patent/JPS6013387A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616220A (en) * | 1979-07-19 | 1981-02-17 | Mitsubishi Heavy Ind Ltd | Functional module |
| JPS5745622A (en) * | 1980-09-02 | 1982-03-15 | Fujitsu Ltd | Display device for magnetic bubble memory |
| JPS57205880A (en) * | 1981-06-15 | 1982-12-17 | Fujitsu Ltd | Electricity connecting body |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6013387A (ja) | 1985-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5016223A (en) | Memory card circuit | |
| US5519882A (en) | System for configuring a disk drive as a master or slave by either cable or local selection with only one jumper block or one switching device | |
| JPH0769759B2 (ja) | メモリカード用接続機構 | |
| US5612634A (en) | Circuit for sensing whether or not an add-in board is inserted into a bus connector of a mother board | |
| JPH03187169A (ja) | Ｉｃカードの接続装置 | |
| US6647436B1 (en) | Selection apparatus and method | |
| JPS6322386B2 (ja) | ||
| JPS59139822A (ja) | 給電装置 | |
| JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
| JPS607685A (ja) | 磁気バブルメモリカセツト装置 | |
| JPS6235198Y2 (ja) | ||
| JP2944682B2 (ja) | コネクタ抜け保護機能付装置 | |
| JPH01276286A (ja) | メモリカード及びそのコネクタ | |
| GB2144284A (en) | Magnetic bubble memory apparatus | |
| US5313115A (en) | Comparator | |
| JPS6142229A (ja) | インタフエイスケ−ブル電源供給方式 | |
| JPS6160508B2 (ja) | ||
| JPH0215950B2 (ja) | ||
| JP2872029B2 (ja) | プリント基板実装回路の誤動作防止装置 | |
| JPH03186914A (ja) | Ｉｃカードの接続装置 | |
| CN114628925A (zh) | 电路板装置和插接检测电路 | |
| JPS62128087A (ja) | 磁気バブルメモリカセツト装置 | |
| JPS5946865A (ja) | コネクタケ−ブルの誤接続防止方式 | |
| JPH09152921A (ja) | 活性挿入ユニット | |
| JPS61184704A (ja) | 磁気記録装置の電源供給回路 |