JP2944682B2 - コネクタ抜け保護機能付装置 - Google Patents
コネクタ抜け保護機能付装置Info
- Publication number
- JP2944682B2 JP2944682B2 JP1241615A JP24161589A JP2944682B2 JP 2944682 B2 JP2944682 B2 JP 2944682B2 JP 1241615 A JP1241615 A JP 1241615A JP 24161589 A JP24161589 A JP 24161589A JP 2944682 B2 JP2944682 B2 JP 2944682B2
- Authority
- JP
- Japan
- Prior art keywords
- connector
- voltage
- potential
- circuit
- voltage detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第５図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 （ａ） 一実施例の説明（第２図，第３図） （ｂ） 他の実施例の説明（第４図） （ｃ） 別の実施例の説明 発明の効果 〔概要〕 ドライバと制御部とが分離され，コネクタ接続された
装置において，コネクタ抜けからドライバを保護するコ
ネクタ抜け保護機能付装置に関し， コネクタのいずれの側が半抜けとなっても，これを検
出できしかも半抜けに対しドライブ側を保護することを
目的とし， 電圧供給線の供給電圧が規定値レベル以上であること
を検出して電圧検出信号を出力する電圧検出回路を有す
る制御ボードと、コネクタにより該制御ボードに接続さ
れ、該供給電圧を受け、該電圧検出信号の受信を条件
に、制御信号により駆動されるドライブ回路を有するド
ライブボードとを有する装置において、該コネクタの両
端に、該ドライブボードの電圧供給線の電位とグランド
信号線の電位を該制御ボードに導くための一対の検出ピ
ンを設けるとともに、該制御ボードに、該一対の検出ピ
ンの電位を監視することで、コネクタ抜け状態を検出し
た際、該電圧検出回路の電圧検出信号の出力を禁止する
コネクタ抜け検出回路を設けた。
装置において，コネクタ抜けからドライバを保護するコ
ネクタ抜け保護機能付装置に関し， コネクタのいずれの側が半抜けとなっても，これを検
出できしかも半抜けに対しドライブ側を保護することを
目的とし， 電圧供給線の供給電圧が規定値レベル以上であること
を検出して電圧検出信号を出力する電圧検出回路を有す
る制御ボードと、コネクタにより該制御ボードに接続さ
れ、該供給電圧を受け、該電圧検出信号の受信を条件
に、制御信号により駆動されるドライブ回路を有するド
ライブボードとを有する装置において、該コネクタの両
端に、該ドライブボードの電圧供給線の電位とグランド
信号線の電位を該制御ボードに導くための一対の検出ピ
ンを設けるとともに、該制御ボードに、該一対の検出ピ
ンの電位を監視することで、コネクタ抜け状態を検出し
た際、該電圧検出回路の電圧検出信号の出力を禁止する
コネクタ抜け検出回路を設けた。
本発明は，ドライバと制御部とが分離され，コネクタ
接続された装置において，コネクタ抜けからドライバを
保護するコネクタ抜け保護機能付装置に関する。
接続された装置において，コネクタ抜けからドライバを
保護するコネクタ抜け保護機能付装置に関する。
近年，装置の小型化等により，モータ，コイルマグネ
ット等のドライバ（駆動部）と，制御部（論理回路）と
を分離し，コネクタで接続された装置が出現している。
ット等のドライバ（駆動部）と，制御部（論理回路）と
を分離し，コネクタで接続された装置が出現している。
このような装置では，コネクタが外れるか若しくは断
線し，ドライブ状態が続いた場合でも，コイルマグネッ
ト等が焼損しないようにする必要がある。
線し，ドライブ状態が続いた場合でも，コイルマグネッ
ト等が焼損しないようにする必要がある。
第５図は従来技術の説明図である。
第５図（Ａ）に示すように，図示しない制御部が搭載
された制御ボードCBと，ドライバ回路3,駆動トランジス
タTr,コイルマグネットＬが搭載されたドライブボードD
Bとが分離され，コネクタ５によって接続されている。
された制御ボードCBと，ドライバ回路3,駆動トランジス
タTr,コイルマグネットＬが搭載されたドライブボードD
Bとが分離され，コネクタ５によって接続されている。
電源１からは，駆動電圧＋24VとグランドSG2が直接ド
ライブボードDBのコイルL,トランジスタTrに供給され，
ロジック供給電圧＋5V及びグランドSG1は制御ボードCB
に供給される。
ライブボードDBのコイルL,トランジスタTrに供給され，
ロジック供給電圧＋5V及びグランドSG1は制御ボードCB
に供給される。
制御ボードCBには，電圧検出回路２が設けられてお
り，コネクタ５を介しドライバボードDBのドライバ回路
３に供給するロジック供給電圧が規定値以上かを判定
し，規定値以上なら，＋5Vの電圧検出信号BKを出力す
る。
り，コネクタ５を介しドライバボードDBのドライバ回路
３に供給するロジック供給電圧が規定値以上かを判定
し，規定値以上なら，＋5Vの電圧検出信号BKを出力す
る。
一方，ドライブボードDBでは，ドライバ回路３は，コ
ネクタ５を介し制御ボードCBより，ロジック供給電圧
（＋5V）と，グランド電位SG1とが供給され、電圧検出
信号BKの出力によって制御信号で駆動され，トランジス
タTrをドライブして、コイルＬを駆動する。
ネクタ５を介し制御ボードCBより，ロジック供給電圧
（＋5V）と，グランド電位SG1とが供給され、電圧検出
信号BKの出力によって制御信号で駆動され，トランジス
タTrをドライブして、コイルＬを駆動する。
従来，コネクタ５の抜けを検出するものとして，第５
図（Ｂ）に示すように、コネクタ５の１ピンを利用し，
ドライバボードDB側のロジック供給電圧（＋5V）又はグ
ランド（SG1）の電位を制御ボードCB側にフィードバッ
クし，入力ポートを通してマイクロプロセッサMPUがセ
ンスし，コネクタ５が接続されているかどうか検出する
ものがあった。
図（Ｂ）に示すように、コネクタ５の１ピンを利用し，
ドライバボードDB側のロジック供給電圧（＋5V）又はグ
ランド（SG1）の電位を制御ボードCB側にフィードバッ
クし，入力ポートを通してマイクロプロセッサMPUがセ
ンスし，コネクタ５が接続されているかどうか検出する
ものがあった。
ところで，従来技術は，コネクタ全体の抜けを検出す
るためのものであった。
るためのものであった。
ところが，コネクタ５が斜めになって半抜け状態とな
ることがある。
ることがある。
このような場合には，第５図（Ｂ）の従来例では，グ
ランドSG1側が抜け，反対側が接続されている半抜け状
態では、これを検出できる。
ランドSG1側が抜け，反対側が接続されている半抜け状
態では、これを検出できる。
しかしながら，従来技術では，その反対側（第５図
（Ｂ）ではロジック電圧側）が抜け，グランドSG1側が
接続されている半抜け状態は検出できないという問題が
あった。
（Ｂ）ではロジック電圧側）が抜け，グランドSG1側が
接続されている半抜け状態は検出できないという問題が
あった。
又，ドライブボードDBが分離された装置では、半抜け
状態となると、ドライブ回路３がトランジスタTrをドラ
イブしっ放しとなり，コイル等を撓損するおそれがあ
る。
状態となると、ドライブ回路３がトランジスタTrをドラ
イブしっ放しとなり，コイル等を撓損するおそれがあ
る。
即ち，ロジック電圧，グランドは一般にコネクタ５の
両端にあり，ロジック電圧側が抜けても，＋5Vの電圧検
出信号BKとグランドは供給されているから，これらによ
って，またグランド側が抜けても，＋5Vのロジック電
圧，＋5Vの電圧検出信号が供給されているから，これら
によってドライブしっ放しとなる。
両端にあり，ロジック電圧側が抜けても，＋5Vの電圧検
出信号BKとグランドは供給されているから，これらによ
って，またグランド側が抜けても，＋5Vのロジック電
圧，＋5Vの電圧検出信号が供給されているから，これら
によってドライブしっ放しとなる。
従来技術では，グランドSG1側の抜けを検出しても，
何らドライブボードDB側を制御しないため，ドライブ回
路３のドライブしっ放しを防止できず，コイル等の焼損
が生じるという問題もあった。
何らドライブボードDB側を制御しないため，ドライブ回
路３のドライブしっ放しを防止できず，コイル等の焼損
が生じるという問題もあった。
従って，本発明は，コネクタのいずれの側が半抜けと
なっても，これを検出できしかも半抜けに対しドライブ
側を保護することのできるコネクタ抜け保護機能付装置
を提供することを目的とする。
なっても，これを検出できしかも半抜けに対しドライブ
側を保護することのできるコネクタ抜け保護機能付装置
を提供することを目的とする。
第１図は本発明の原理図である。
本発明は，第１図に示すように，電圧供給線の供給電
圧が規定値レベル以上であることを検出して電圧検出信
号を出力する電圧検出回路２を有する制御ボードCBと，
コネクタ５により該制御ボードCBに接続され，該供給電
圧を受け，該電圧検出信号の受信を条件に，制御信号に
より駆動されるドライブ回路３を有するドライブボード
DBとを有する装置において，該コネクタ５の両端に，該
ドライブボードDBの電圧供給線の電位とグランド信号線
の電位を該制御ボードCBに導くための一対の検出ピンPd
を設けるとともに，該制御ボードCBに，該一対の検出ピ
ンPdの電位を監視することで、コネクタ抜け状態を検出
した際、該電圧検出回路２の電圧検出信号の出力を禁止
するコネクタ抜け検出回路４を設けたものである。
圧が規定値レベル以上であることを検出して電圧検出信
号を出力する電圧検出回路２を有する制御ボードCBと，
コネクタ５により該制御ボードCBに接続され，該供給電
圧を受け，該電圧検出信号の受信を条件に，制御信号に
より駆動されるドライブ回路３を有するドライブボード
DBとを有する装置において，該コネクタ５の両端に，該
ドライブボードDBの電圧供給線の電位とグランド信号線
の電位を該制御ボードCBに導くための一対の検出ピンPd
を設けるとともに，該制御ボードCBに，該一対の検出ピ
ンPdの電位を監視することで、コネクタ抜け状態を検出
した際、該電圧検出回路２の電圧検出信号の出力を禁止
するコネクタ抜け検出回路４を設けたものである。
本発明は，コネクタ５の両端に検出ピンPdを設け，コ
ネクタ抜け検出回路４が検出ピンPdの供給電位，グラン
ド電位を監視するので，コネクタ５のいずれの側が半抜
けとなっても検出できる。
ネクタ抜け検出回路４が検出ピンPdの供給電位，グラン
ド電位を監視するので，コネクタ５のいずれの側が半抜
けとなっても検出できる。
又、コネクタ抜け検出回路４が，検出ピンPdの電位に
よって，コネクタ抜けを検出すると，電圧検出回路２の
電圧検出信号の出力を禁止し，ドライブ回路３を零クラ
ンプするので、半抜けが生じても、ドライブしっ放しと
いうことが生ぜず，ドライブ側を保護することができ
る。
よって，コネクタ抜けを検出すると，電圧検出回路２の
電圧検出信号の出力を禁止し，ドライブ回路３を零クラ
ンプするので、半抜けが生じても、ドライブしっ放しと
いうことが生ぜず，ドライブ側を保護することができ
る。
（ａ） 一実施例の説明 第２図は本発明の一実施例回路図，第３図はそのコネ
クタのピン配置図である。
クタのピン配置図である。
コネクタ５は，第３図に示すように,2列の50ピンのコ
ネクタで構成され，左端上側の１番ピンが第１の検出ピ
ンPd1,右端下側の50番ピンが第２の検出ピンPd2を構成
する。
ネクタで構成され，左端上側の１番ピンが第１の検出ピ
ンPd1,右端下側の50番ピンが第２の検出ピンPd2を構成
する。
ロジック電圧＋5Vは，左端の２番,3番,4番ピンで供給
され，グランド電位SG1は，右端の47番,48番,49番ピン
で供給され、制御信号等の信号線のために，中間の５番
ピンから45番ピンが割当てられ，電圧検出信号BKのため
46番ピンが割当てられている。
され，グランド電位SG1は，右端の47番,48番,49番ピン
で供給され、制御信号等の信号線のために，中間の５番
ピンから45番ピンが割当てられ，電圧検出信号BKのため
46番ピンが割当てられている。
制御ボードCBに設けられた電圧検出回路２は，エミッ
タ側がロジック電圧線に接続され，コレクタがコレクタ
抵抗r3を介しグランド線SG1に接続されたトランジスタQ
1と，ロジック電圧線に接続された抵抗r1と，抵抗r1と
直列接続されたツエナーダイオードZDと，抵抗r1とツエ
ナーダイオードZDの接続点とトランジスタQ1のベースに
設けられたベース抵抗r2とを有している。
タ側がロジック電圧線に接続され，コレクタがコレクタ
抵抗r3を介しグランド線SG1に接続されたトランジスタQ
1と，ロジック電圧線に接続された抵抗r1と，抵抗r1と
直列接続されたツエナーダイオードZDと，抵抗r1とツエ
ナーダイオードZDの接続点とトランジスタQ1のベースに
設けられたベース抵抗r2とを有している。
コネクタ抜け検出回路４は，検出ピンPd1のロジック
電圧が入力され，抵抗r4を通してグランド線SG1に接続
されたオープンコレクタバッファBfと，検出ピンPd2の
グランド電位が入力され，抵抗r5を介してロジック電圧
線に接続されたオープンコレクタインバータIV1と，オ
ープンコレクタバッファBfとオープンコレクタインバー
タIV1との出力のワイアードオアを入力とし，入力を反
転して，ツェナーダイオードZDに出力するオープンコレ
クタインバータIV2とを有している。
電圧が入力され，抵抗r4を通してグランド線SG1に接続
されたオープンコレクタバッファBfと，検出ピンPd2の
グランド電位が入力され，抵抗r5を介してロジック電圧
線に接続されたオープンコレクタインバータIV1と，オ
ープンコレクタバッファBfとオープンコレクタインバー
タIV1との出力のワイアードオアを入力とし，入力を反
転して，ツェナーダイオードZDに出力するオープンコレ
クタインバータIV2とを有している。
一方，ドライブ回路３は，制御信号が入力され，ロジ
ック電位＋5Vとグランド電位SG1とが与えられて駆動ト
ランジスタTrをドライブするオープンコレクタインバー
タ3aが設けられ，インバータ3aの入力側に抵抗R1,R2を
介しロジック電位が供給され、出力側に抵抗R3,R4を介
し＋5Vの電圧検出信号BKが与えられている。
ック電位＋5Vとグランド電位SG1とが与えられて駆動ト
ランジスタTrをドライブするオープンコレクタインバー
タ3aが設けられ，インバータ3aの入力側に抵抗R1,R2を
介しロジック電位が供給され、出力側に抵抗R3,R4を介
し＋5Vの電圧検出信号BKが与えられている。
通常の動作を説明すると，コネクタ抜け検出回路４の
出力は，ローレベル（グランド電位）のため，電圧検出
回路２のトランジスタQ1のベースにはツェナダイオード
ZDで定めるベース電位が与えられており，トランジスタ
Q1がオンとなり，＋5Vの電圧検出信号BKがトランジスタ
Q1のコレクタより出力される。
出力は，ローレベル（グランド電位）のため，電圧検出
回路２のトランジスタQ1のベースにはツェナダイオード
ZDで定めるベース電位が与えられており，トランジスタ
Q1がオンとなり，＋5Vの電圧検出信号BKがトランジスタ
Q1のコレクタより出力される。
従って、ドライバ回路３のオープンコレクタインバー
タ3aの出力側は＋5Vにつられ，駆動トランジスタTRは制
御信号に従ってオープンコレクタインバータ3aによって
ドライブされ，コイルＬを駆動する。
タ3aの出力側は＋5Vにつられ，駆動トランジスタTRは制
御信号に従ってオープンコレクタインバータ3aによって
ドライブされ，コイルＬを駆動する。
ロジック電位が低下し，規定値以下となると，トラン
ジスタQ1のエミツタ電位が下がり，トランジスタQ1がオ
フとなり，電圧検出信号BKはOVとなり，オープンコレク
タバッファ3aの出力，即ち駆動トランジスタTrのベース
が零ボルトクランプされ，動作が禁止される。
ジスタQ1のエミツタ電位が下がり，トランジスタQ1がオ
フとなり，電圧検出信号BKはOVとなり，オープンコレク
タバッファ3aの出力，即ち駆動トランジスタTrのベース
が零ボルトクランプされ，動作が禁止される。
このようにして，電圧検出回路２は，供給されるロジ
ック電圧が規定値以上なら＋5Vの電圧検出信号BKを発
し，ドライバ回路3aの動作を許可し，供給されるロジッ
ク電圧が規定値以下なら電圧検出信号BKを発せず、ドラ
イバ回路3aの出力を零クランプして，動作を禁止する。
ック電圧が規定値以上なら＋5Vの電圧検出信号BKを発
し，ドライバ回路3aの動作を許可し，供給されるロジッ
ク電圧が規定値以下なら電圧検出信号BKを発せず、ドラ
イバ回路3aの出力を零クランプして，動作を禁止する。
次に、コネクタ抜け発生時に動作について説明する。
先づコネクタ５のロジック電圧＋5V側，即ち第３図の
左側のみが抜ける●半抜けになると，検出ピンPd1はオ
ーブン状態となる。
左側のみが抜ける●半抜けになると，検出ピンPd1はオ
ーブン状態となる。
コネクタ抜け検出回路のオープンコレクタバッファBf
は，抵抗r4によってグランド接続されているため，その
入力はローレベルとなり，その出力もローレベルとな
る。
は，抵抗r4によってグランド接続されているため，その
入力はローレベルとなり，その出力もローレベルとな
る。
このため、オープンコレクタバッファBfの出力が入力
されるオープンコレクタインバータIV2の出力はオープ
ン状態となり，電圧検出回路２のトランジスタQ1のベー
スに＋5Vが印加されなくなり，トランジスタQ1はオフと
なって，電圧検出信号BKは零となり，ドライバ回路3aの
出力を零クランプして，動作を禁止する。
されるオープンコレクタインバータIV2の出力はオープ
ン状態となり，電圧検出回路２のトランジスタQ1のベー
スに＋5Vが印加されなくなり，トランジスタQ1はオフと
なって，電圧検出信号BKは零となり，ドライバ回路3aの
出力を零クランプして，動作を禁止する。
又，コネクタ５のグランド電位側、即ち第３図の右側
のみが抜ける半抜けになると、検出ピンPd2はオープン
状態となる。
のみが抜ける半抜けになると、検出ピンPd2はオープン
状態となる。
オープンコレクタインバータIV1は、抵抗r5によって
ロジック電位＋5Vが供給されているため，その入力はハ
イレベルとなり，その出力はローレベルとなる。
ロジック電位＋5Vが供給されているため，その入力はハ
イレベルとなり，その出力はローレベルとなる。
このため，オープンコレクタインバータIV2では，前
述と同様，その出力がオープン状態となり，トランジス
タQ1のベースに＋5Vが印加されなくなるから，トランジ
スタQ1はオフとなって，電圧検出信号BKは零となり，ド
ライバ回路3aの出力を零クランプして動作を禁止する。
述と同様，その出力がオープン状態となり，トランジス
タQ1のベースに＋5Vが印加されなくなるから，トランジ
スタQ1はオフとなって，電圧検出信号BKは零となり，ド
ライバ回路3aの出力を零クランプして動作を禁止する。
このようにして，コネクタ５のいずれの側が半抜け状
態となっても，これを検出し，ドライバ回路３の動作を
禁止し、保護が可能となる。
態となっても，これを検出し，ドライバ回路３の動作を
禁止し、保護が可能となる。
（ｂ） 他の実施例の説明 第４図は本発明の他の実施例回路図であり，コネクタ
抜け検出回路４にオープンコレクタ出力素子を用いたも
のであり，その他は第２図の例と同一である。
抜け検出回路４にオープンコレクタ出力素子を用いたも
のであり，その他は第２図の例と同一である。
コネクタ抜け検出回路４は，ベースに抵抗r6を介しロ
ジック電位が供給され，エミッタがグランドに接地され
た第１のトランジスタQ2と，第１のトランジスタQ2のコ
レクタにベースが接続され，電源として検出ピンPd1の
電位を抵抗r7を介して受け，エミッタが検出ピンPd2に
接続され，コレクタがツェナーダイオードZDに接続され
た第２のトランジスタQ3とを有している。
ジック電位が供給され，エミッタがグランドに接地され
た第１のトランジスタQ2と，第１のトランジスタQ2のコ
レクタにベースが接続され，電源として検出ピンPd1の
電位を抵抗r7を介して受け，エミッタが検出ピンPd2に
接続され，コレクタがツェナーダイオードZDに接続され
た第２のトランジスタQ3とを有している。
通常の状態では，抵抗r6を介するロジック電圧＋5Vに
よって第１のトランジスタQ2はオンしており，第２のト
ランジスタQ3も電源端子に検出ピンPd1,Pd2のロジック
電位，グランド電位が与えられるので，オンとなり，ツ
ェナーダイオードがZDがグランドに接続されるから，電
圧検出回路２のトランジスタQ1はオンとなり，＋5Vの電
圧検出信号BKを出力する。
よって第１のトランジスタQ2はオンしており，第２のト
ランジスタQ3も電源端子に検出ピンPd1,Pd2のロジック
電位，グランド電位が与えられるので，オンとなり，ツ
ェナーダイオードがZDがグランドに接続されるから，電
圧検出回路２のトランジスタQ1はオンとなり，＋5Vの電
圧検出信号BKを出力する。
一方，コネクタ５が半抜けとなり，検出ピンPd1が外
れると，第２のトランジスタQ3のベースにロジック電位
が供給されないので，トランジスタQ3がオフとなり，コ
レクタ出力はオープン状態となる。
れると，第２のトランジスタQ3のベースにロジック電位
が供給されないので，トランジスタQ3がオフとなり，コ
レクタ出力はオープン状態となる。
これによって，電圧検出回路２のトランジスタQ1のベ
ース電位が下がり，トランジスタQ1がオフとなって電圧
検出信号BKは零ボルトとなり，ドライバ回路３を零クラ
ンプする。
ース電位が下がり，トランジスタQ1がオフとなって電圧
検出信号BKは零ボルトとなり，ドライバ回路３を零クラ
ンプする。
又，コネクタ５が半抜けとなり，検出ピンPd2が外れ
た場合も，第２のトランジスタQ3のエミッタがオープン
状態となって，第２のトランジスタQ3がオフとなり，コ
レクタ出力はオープン状態となる。
た場合も，第２のトランジスタQ3のエミッタがオープン
状態となって，第２のトランジスタQ3がオフとなり，コ
レクタ出力はオープン状態となる。
これによる電圧検出回路２の動作は，検出ピンPd1が
外れた場合と同一である。
外れた場合と同一である。
このようにして簡単なオープンコレクタ出力素子をコ
ネクタ抜け検出回路４として利用できる。
ネクタ抜け検出回路４として利用できる。
（ｃ） 別の実施例の説明 上述の実施例では，ドライバボードがコイルマグネッ
トを駆動する例で説明したがモータ等の他の駆動現をド
ライブするものであってもよい。
トを駆動する例で説明したがモータ等の他の駆動現をド
ライブするものであってもよい。
又，ドライバ回路３もオープンコレクタインバータ3a
に限られず，他のものであってもよい。
に限られず，他のものであってもよい。
以上本発明を実施例により説明したが，本発明は本発
明の主旨に従い種々の変形が可能であり，本発明からこ
れらを排除するものではない。
明の主旨に従い種々の変形が可能であり，本発明からこ
れらを排除するものではない。
以上説明した様に，本発明によれば， コネクタの両端に検出ピンを設け，この電位をコネク
タ抜け検出回路で監視しているので，コネクタのいずれ
の側のみが抜けても，これを検出できるという効果を奏
する。
タ抜け検出回路で監視しているので，コネクタのいずれ
の側のみが抜けても，これを検出できるという効果を奏
する。
又，コネクタ抜け検出回路が，電圧検出回路の電圧検
出信号の出力を，コネクタ抜け検出に応じて禁止してい
るので，コネクタの半抜け状態が生じても，ドライブが
即座に禁止され，焼損を防止するばかりか，コイルマグ
ネット等を傷めることもないという効果も奏する。
出信号の出力を，コネクタ抜け検出に応じて禁止してい
るので，コネクタの半抜け状態が生じても，ドライブが
即座に禁止され，焼損を防止するばかりか，コイルマグ
ネット等を傷めることもないという効果も奏する。
第１図は本発明の原理図， 第２図は本発明の一実施例回路図， 第３図は本発明の一実施例コネクタのピン配置図， 第４図は本発明の他の実施例回路図， 第５図は従来技術の説明図である。 図中,1……電源， ２……電圧検出回路， ３……ドライバ回路， ４……コネクタ抜け検出回路， ５……コネクタ， Pd……検出ピン， CB……制御ボード， DB……ドライバボード。
フロントページの続き (56)参考文献 特開 昭61−767（ＪＰ，Ａ) 特開 昭58−14479（ＪＰ，Ａ) 特開 昭62−42177（ＪＰ，Ａ) 特開 昭62−21077（ＪＰ，Ａ) 特開 平１−116811（ＪＰ，Ａ) 特開 平２−165581（ＪＰ，Ａ) 実開 昭62−188072（ＪＰ，Ｕ) 実開 平２−39479（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01R 13/64 H01R 23/00 G01R 31/00 H02J 1/00 H05K 3/00 - 7/00
Claims (1)
- 【請求項１】電圧供給線の供給電圧が規定値レベル以上
であることを検出して電圧検出信号を出力する電圧検出
回路（２）を有する制御ボード（CB）と、 コネクタ（５）により該制御ボード（CB）に接続され、
該供給電圧を受け、該電圧検出信号の受信を条件に、制
御信号により駆動されるドライブ回路（３）を有するド
ライブボード（DB）とを有する装置において、 該コネクタ（５）の両端に、該ドライブボード（DB）の
電圧供給線の電位とグランド信号線の電位を該制御ボー
ド（CB）に導くための一対の検出ピン（Pd）を設けると
ともに、 該制御ボード（CB）に、該一対の検出ピン（Pd）の電位
を監視することで、コネクタ抜け状態を検出した際、該
電圧検出回路（２）の電圧検出信号の出力を禁止するコ
ネクタ抜け検出回路（４）を設けたことを特徴とするコ
ネクタ抜け保護機能付装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241615A JP2944682B2 (ja) | 1989-09-18 | 1989-09-18 | コネクタ抜け保護機能付装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241615A JP2944682B2 (ja) | 1989-09-18 | 1989-09-18 | コネクタ抜け保護機能付装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102785A JPH03102785A (ja) | 1991-04-30 |
| JP2944682B2 true JP2944682B2 (ja) | 1999-09-06 |
Family
ID=17076961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241615A Expired - Fee Related JP2944682B2 (ja) | 1989-09-18 | 1989-09-18 | コネクタ抜け保護機能付装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944682B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102142805A (zh) * | 2010-01-29 | 2011-08-03 | 富士通先端科技株式会社 | 步进电机连接检测电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5111931B2 (ja) | 2007-05-07 | 2013-01-09 | オリンパスメディカルシステムズ株式会社 | 内視鏡用処置具 |
-
1989
- 1989-09-18 JP JP1241615A patent/JP2944682B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102142805A (zh) * | 2010-01-29 | 2011-08-03 | 富士通先端科技株式会社 | 步进电机连接检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03102785A (ja) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537584A (en) | Power instability control of a memory card and a data processing device therefor | |
| EP0426663B1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| US5300765A (en) | Memory card with latch-up protection | |
| GB2326035A (en) | Overvoltage and surge protection circuit for hard disk drive | |
| JP2944682B2 (ja) | コネクタ抜け保護機能付装置 | |
| JP2544350B2 (ja) | Ｉｃカ−ド・リ−ダ・ライタ | |
| US5745327A (en) | Device for preventing surge noise in connecting computers and peripherals thereof | |
| US6014299A (en) | Device and method for protecting a CPU from being damaged by an overrating voltage or overrating current | |
| US5808377A (en) | Power supply contention prevention circuit | |
| US5418674A (en) | Multi-lead protected power device having current and boot-strap inputs | |
| JP2770628B2 (ja) | 電源接続検出回路 | |
| US7080280B2 (en) | Power failure sensing device and a card reader having a power failure sensing device | |
| JPH0513696A (ja) | 信号伝達回路 | |
| JPH0363782A (ja) | Ｉｃカードの保護装置 | |
| US20070252615A1 (en) | Logic-keeping apparatus for improving system-level electrostatic discharge robustness | |
| US5313115A (en) | Comparator | |
| JP2936214B2 (ja) | 活線挿抜回路 | |
| JPH01251148A (ja) | コンピュータ周辺装置用インターフェイス保護回路 | |
| US5912793A (en) | Device and method for protecting a CPU from being damaged by overrating voltage or overrating current | |
| JPS5836197Y2 (ja) | パツケ−ジの給電回路 | |
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPH0944271A (ja) | コネクタ不正接続保護機能付き電源制御回路 | |
| CN113050317A (zh) | 面板驱动电路和显示装置 | |
| JPH04116783A (ja) | Ｉｃカードの電源回路装置及びｉｃカード | |
| JPH05184066A (ja) | 出力ドライブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |