JPS6235198Y2 - - Google Patents
Info
- Publication number
- JPS6235198Y2 JPS6235198Y2 JP7613582U JP7613582U JPS6235198Y2 JP S6235198 Y2 JPS6235198 Y2 JP S6235198Y2 JP 7613582 U JP7613582 U JP 7613582U JP 7613582 U JP7613582 U JP 7613582U JP S6235198 Y2 JPS6235198 Y2 JP S6235198Y2
- Authority
- JP
- Japan
- Prior art keywords
- cassette
- bubble
- bubble memory
- holder unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004913 activation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Description
【考案の詳細な説明】
(1) 考案の技術分野
本考案はバブルメモリ装置に係り、特にバブル
メモリカセツト装置に関する。
メモリカセツト装置に関する。
(2) 技術の背景
バブルメモリは不揮発性で、かつ機械的な可動
部を必要としない等の特徴がある。
部を必要としない等の特徴がある。
またバブルメモリ装置にはバブルメモリチツプ
を内蔵したバブルカセツトと、このバブルカセツ
ト制御回路を含むホルダーユニツトとの間をコネ
クタを介して着脱可能にしたバブルメモリカセツ
ト装置がある。
を内蔵したバブルカセツトと、このバブルカセツ
ト制御回路を含むホルダーユニツトとの間をコネ
クタを介して着脱可能にしたバブルメモリカセツ
ト装置がある。
一般にこのバブルメモリカセツト内にはバブル
メモリチツプと、回転磁界発生用の駆動コイル
と、バイアス磁界印加用のマグネツト、ケース等
から構成されており、コネクタによつてホルダー
ユニツトと接続されるようになつている。
メモリチツプと、回転磁界発生用の駆動コイル
と、バイアス磁界印加用のマグネツト、ケース等
から構成されており、コネクタによつてホルダー
ユニツトと接続されるようになつている。
(3) 従来技術と問題点
第１図は従来のバブルメモリカセツト装置にお
ける、ホルダーユニツトとバブルメモリカセツト
間の接続回路図である。
ける、ホルダーユニツトとバブルメモリカセツト
間の接続回路図である。
ホルダーユニツト１の制御回路３とバブルカセ
ツト２間には信号線５と電源ＶA，ＶBがコネクタ
４を介して接続されている。
ツト２間には信号線５と電源ＶA，ＶBがコネクタ
４を介して接続されている。
ホルダーユニツト１にバブルメモリカセツト２
が接続されるとホルダーユニツト１内のアース信
号がコネクタ４を介してバブルカセツト２内を通
りホルダーユニツト１内のバブルメモリ起動信号
（MON）をオンにする。
が接続されるとホルダーユニツト１内のアース信
号がコネクタ４を介してバブルカセツト２内を通
りホルダーユニツト１内のバブルメモリ起動信号
（MON）をオンにする。
このMON信号により制御回路３が動作してバ
ブルメモリを起動してデータの書込み、読出しを
行なう。つまりホルダーユニツト１ではアース信
号が接続されたか否かを検出し、“Ｌ”レベルの
場合カセツト接続と判定しMON信号を送出し、
“Ｈ”レベルの場合はカセツト接続なしと判定す
る。
ブルメモリを起動してデータの書込み、読出しを
行なう。つまりホルダーユニツト１ではアース信
号が接続されたか否かを検出し、“Ｌ”レベルの
場合カセツト接続と判定しMON信号を送出し、
“Ｈ”レベルの場合はカセツト接続なしと判定す
る。
カセツト２にはホルダーユニツト１側から、例
えば２電源＋ＶA，＋ＶBが供給されているが、従
来の方法ではホルダーユニツト１側から正常な電
源がカセツト側に供給されてない場合、または供
給されていてもコネクタ接触不良等でも、バブル
カセツトが接続されていればMON信号がオンと
なつてしまい、誤つて制御回路が動作し、バブル
メモリが駆動されて、例えば電源が十分に供給さ
れていないのに回転磁界が発生し、この結果バブ
ルメモリのデータが破壊されてしまう場合があ
る。
えば２電源＋ＶA，＋ＶBが供給されているが、従
来の方法ではホルダーユニツト１側から正常な電
源がカセツト側に供給されてない場合、または供
給されていてもコネクタ接触不良等でも、バブル
カセツトが接続されていればMON信号がオンと
なつてしまい、誤つて制御回路が動作し、バブル
メモリが駆動されて、例えば電源が十分に供給さ
れていないのに回転磁界が発生し、この結果バブ
ルメモリのデータが破壊されてしまう場合があ
る。
(4) 考案の目的
本考案の目的は以上のような従来の問題点を解
決したバブルメモリカセツト装置を提供するもの
である。
決したバブルメモリカセツト装置を提供するもの
である。
(5) 考案の構成
上記目的は本考案によれば、バブルメモリチツ
プを内蔵するバブルメモリカセツトと、コネクタ
を介して接続され、該バブルカセツトを制御する
回路を含むホルダーユニツトから成るバブルカセ
ツト装置において、前記ホルダーユニツトと前記
バブルメモリカセツトが接続された事を検出する
信号と、ホルダーユニツトからバブルメモリカセ
ツト内に供給される電源を検出する信号との論理
積によりバブルメモリ起動信号を作成するように
した事を特徴とするバブルメモリカセツト装置に
より達成される。
プを内蔵するバブルメモリカセツトと、コネクタ
を介して接続され、該バブルカセツトを制御する
回路を含むホルダーユニツトから成るバブルカセ
ツト装置において、前記ホルダーユニツトと前記
バブルメモリカセツトが接続された事を検出する
信号と、ホルダーユニツトからバブルメモリカセ
ツト内に供給される電源を検出する信号との論理
積によりバブルメモリ起動信号を作成するように
した事を特徴とするバブルメモリカセツト装置に
より達成される。
(6) 考案の実施例
第２図、第３図は本考案の実施例によるバブル
カセツト装置のMON信号作成回路を示す。
カセツト装置のMON信号作成回路を示す。
第２図の回路はホルダーユニツト１からカセツ
ト２へ供給される電源＋ＶA，＋ＶBを抵抗R1〜R4
を使用して再度ホルダーユニツト１側へ引き出し
てあり、ここで＋ＶA，＋ＶBが正常に供給された
場合はＡ，Ｂ点の信号が“Ｈ”レベルを、供給さ
れない場合は“Ｌ”レベルが出力されるようR1
〜R4の値を設定する。
ト２へ供給される電源＋ＶA，＋ＶBを抵抗R1〜R4
を使用して再度ホルダーユニツト１側へ引き出し
てあり、ここで＋ＶA，＋ＶBが正常に供給された
場合はＡ，Ｂ点の信号が“Ｈ”レベルを、供給さ
れない場合は“Ｌ”レベルが出力されるようR1
〜R4の値を設定する。
正常に電源が供給されていて、かつ正常な接続
がなされるとＡ，Ｂ，Ｄ点の信号が共に“Ｈ”と
なりMON信号が“Ｌ”となり、カセツトメモリ
オン信号を出力する。
がなされるとＡ，Ｂ，Ｄ点の信号が共に“Ｈ”と
なりMON信号が“Ｌ”となり、カセツトメモリ
オン信号を出力する。
もし＋ＶA，＋ＶBおよびＣ点へのアース信号が
全て正常に接続されてないとMON信号は“Ｈ”
となつたままで、制御回路３は動作しない。
全て正常に接続されてないとMON信号は“Ｈ”
となつたままで、制御回路３は動作しない。
なおツエナーダイオードZD１，ZD２は論理IC
回路の保護用である。
回路の保護用である。
第３図は＋ＶA，＋ＶBが一定の許容電圧範囲内
の場合にMON信号を出力するようにしたもので
ある。
の場合にMON信号を出力するようにしたもので
ある。
ツエナーダイオードZD３，ZD４はそれぞれ電
源＋ＶA，＋ＶBの＋側の変動率の最大電圧で動作
し、ツエナーダイオードZD５，ZD６はそれぞれ
＋ＶA，＋ＶBの一例の最大電圧で動作する。
源＋ＶA，＋ＶBの＋側の変動率の最大電圧で動作
し、ツエナーダイオードZD５，ZD６はそれぞれ
＋ＶA，＋ＶBの一例の最大電圧で動作する。
ここでZD３〜ZD６が動作の場合“Ｈ”レベ
ル、非動作の場合“Ｌ”レベルとなるよう抵抗
R5〜R12を設定すると、＋ＶA，＋ＶBが許容電圧変
動内であればＡ，Ｂ，Ｅ点は“Ｌ”レベル、Ｃ，
Ｄ点は“Ｈ”レベルが出力されMON信号が
“Ｌ”レベルとなりカセツトメモリオン信号を出
力する。＋ＶA，＋ＶBの片方または両方が供給され
ない場合または係給されていても電圧変動が＋、
一許容変動率を越えた場合はMON信号は“Ｈ”
のままでカセツトメモリオン信号が出力されない
ので制御回路３が動作せず誤つてバブルメモリが
駆動されることはない。つまり第３図の回路の場
合は電源が供給されているか否かを確認するだけ
でなく、所定の電圧値になつているか否かも確認
しているのでより信頼性が向上する。
ル、非動作の場合“Ｌ”レベルとなるよう抵抗
R5〜R12を設定すると、＋ＶA，＋ＶBが許容電圧変
動内であればＡ，Ｂ，Ｅ点は“Ｌ”レベル、Ｃ，
Ｄ点は“Ｈ”レベルが出力されMON信号が
“Ｌ”レベルとなりカセツトメモリオン信号を出
力する。＋ＶA，＋ＶBの片方または両方が供給され
ない場合または係給されていても電圧変動が＋、
一許容変動率を越えた場合はMON信号は“Ｈ”
のままでカセツトメモリオン信号が出力されない
ので制御回路３が動作せず誤つてバブルメモリが
駆動されることはない。つまり第３図の回路の場
合は電源が供給されているか否かを確認するだけ
でなく、所定の電圧値になつているか否かも確認
しているのでより信頼性が向上する。
(7) 考案の効果
以上説明したように本考案のバブルカセツト装
置によれば、バブルカセツトへ電源が確実に供給
されている事を確認してバブルメモリを駆動する
ようにしているのでバブルメモリのデータが破壊
されることがない利点がある。
置によれば、バブルカセツトへ電源が確実に供給
されている事を確認してバブルメモリを駆動する
ようにしているのでバブルメモリのデータが破壊
されることがない利点がある。
第１図は従来のバブルメモリカセツト装置にお
けるホルダーユニツトとバブルメモリカセツト間
の接続回路図、第２図、第３図は本考案の実施例
によるバブルカセツト装置のMON信号作成回路
図を示す。 図において、１はホルダーユニツト、２はバブ
ルメモリカセツト、３は制御回路、４はコネク
タ、５は信号線を示す。
けるホルダーユニツトとバブルメモリカセツト間
の接続回路図、第２図、第３図は本考案の実施例
によるバブルカセツト装置のMON信号作成回路
図を示す。 図において、１はホルダーユニツト、２はバブ
ルメモリカセツト、３は制御回路、４はコネク
タ、５は信号線を示す。
Claims (1)
- バブルメモリチツプを内蔵するバブルメモリカ
セツトと、コネクタを介して接続され、該バブル
メモリカセツトを制御する回路を含むホルダーユ
ニツトから成るバブルカセツト装置において、前
記ホルダーユニツトと前記バブルカセツトが接続
された事を検出する信号と、ホルダーユニツトか
らバブルカセツト内に供給される電源を検出する
信号との論理積によりバブルメモリ起動信号を作
成するようにした事を特徴とするバブルメモリカ
セツト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7613582U JPS58190900U (ja) | 1982-05-24 | 1982-05-24 | バブルメモリカセツト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7613582U JPS58190900U (ja) | 1982-05-24 | 1982-05-24 | バブルメモリカセツト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58190900U JPS58190900U (ja) | 1983-12-19 |
| JPS6235198Y2 true JPS6235198Y2 (ja) | 1987-09-07 |
Family
ID=30085459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7613582U Granted JPS58190900U (ja) | 1982-05-24 | 1982-05-24 | バブルメモリカセツト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58190900U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180869A (ja) * | 1983-03-31 | 1984-10-15 | Fanuc Ltd | メモリカセットのセット状態監視装置 |
| JPS61216193A (ja) * | 1985-02-14 | 1986-09-25 | Fujitsu Ltd | カセツト式磁気バブルメモリ装置 |
-
1982
- 1982-05-24 JP JP7613582U patent/JPS58190900U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58190900U (ja) | 1983-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537584A (en) | Power instability control of a memory card and a data processing device therefor | |
| US4658308A (en) | Method and apparatus for retracting head and braking motor of a disc drive device | |
| US5226006A (en) | Write protection circuit for use with an electrically alterable non-volatile memory card | |
| JPS6235198Y2 (ja) | ||
| US4493000A (en) | Power on/off protect circuit | |
| JPS5963094A (ja) | メモリ装置 | |
| US3902190A (en) | Programmable test of read/write circuitry by varying clipping levels | |
| US6861769B1 (en) | Apparatus and method for protection of an electronic circuit | |
| JPS6013387A (ja) | 磁気バブルメモリカセツト装置 | |
| JP2517540Y2 (ja) | Ｉｃカード | |
| JPS60129965A (ja) | 磁気カ−ドのリ−ド・ライト装置 | |
| JP2593885B2 (ja) | Ｉｃカード読取書込装置 | |
| JP3117600B2 (ja) | バス接続システム | |
| JPH10123183A (ja) | 瞬時停電検出装置 | |
| JP2850272B2 (ja) | スイッチ入力検出回路 | |
| JPH06332808A (ja) | データ保護装置 | |
| JPS58130408A (ja) | デイスク装置の記録破壊防止方式 | |
| JPS6214916B2 (ja) | ||
| JPS6160508B2 (ja) | ||
| JP2583359B2 (ja) | 電源電圧監視回路 | |
| JPH0752372B2 (ja) | ソレノイド駆動回路 | |
| JPS6125648U (ja) | 周辺装置の保護装置 | |
| JPS62128087A (ja) | 磁気バブルメモリカセツト装置 | |
| JP2002133900A (ja) | オプション回路の状態検出方法 | |
| JPS63288382A (ja) | メモリーカード |