JP3117600B2 - バス接続システム - Google Patents
バス接続システムInfo
- Publication number
- JP3117600B2 JP3117600B2 JP06090913A JP9091394A JP3117600B2 JP 3117600 B2 JP3117600 B2 JP 3117600B2 JP 06090913 A JP06090913 A JP 06090913A JP 9091394 A JP9091394 A JP 9091394A JP 3117600 B2 JP3117600 B2 JP 3117600B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- power supply
- control signal
- voltage
- connection system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、複数のユニットをバス
により接続したバス接続システムに関するものである。
により接続したバス接続システムに関するものである。
【０００２】
【従来の技術】複数のユニットをバスにより接続したバ
ス接続システムにおいて、稼働中のシステムに、新たに
ユニットを追加したり、現存のユニットを削除したりす
ることが必要になる。このとき、バスドライバとして用
いられる素子等は、その電源電圧が動作保証範囲外で
は、その出力が不安定になるので、ユニットの追加や削
除時に必然的に発生する電源のＯＮ／ＯＦＦにより、バ
スに対して悪影響が及ぼされる。このような、電源のＯ
Ｎ／ＯＦＦ時のバスへの悪影響を防止するために、主と
して以下に示す２つの方法が提案されている。
ス接続システムにおいて、稼働中のシステムに、新たに
ユニットを追加したり、現存のユニットを削除したりす
ることが必要になる。このとき、バスドライバとして用
いられる素子等は、その電源電圧が動作保証範囲外で
は、その出力が不安定になるので、ユニットの追加や削
除時に必然的に発生する電源のＯＮ／ＯＦＦにより、バ
スに対して悪影響が及ぼされる。このような、電源のＯ
Ｎ／ＯＦＦ時のバスへの悪影響を防止するために、主と
して以下に示す２つの方法が提案されている。
【０００３】１つは、特開昭６２−１９２８１４号の従
来例として開示されているような方法であり、図９に示
すように、バスに接続されたコネクタ８に対して着脱自
在となるように設けられたユニットを構成する電子回路
基板１の接続部において、接続部に凹部１ａを形成し、
電源接続用の端子２、３が信号用の端子４よりも先に挿
抜されるようにしたものである。このようにすることに
より、電子回路基板１をコネクタ８に挿入する時には先
に電源が供給され、バスドライバ５の動作が安定した後
にバスを接続することができるのである。また、電子回
路基板１をコネクタ８から引き抜く時にはバスが切断さ
れた後に電源供給が断たれるようになりバスに悪影響を
与えることなしに、電子回路基板１をコネクタ８から引
き抜くことが出来るのである。
来例として開示されているような方法であり、図９に示
すように、バスに接続されたコネクタ８に対して着脱自
在となるように設けられたユニットを構成する電子回路
基板１の接続部において、接続部に凹部１ａを形成し、
電源接続用の端子２、３が信号用の端子４よりも先に挿
抜されるようにしたものである。このようにすることに
より、電子回路基板１をコネクタ８に挿入する時には先
に電源が供給され、バスドライバ５の動作が安定した後
にバスを接続することができるのである。また、電子回
路基板１をコネクタ８から引き抜く時にはバスが切断さ
れた後に電源供給が断たれるようになりバスに悪影響を
与えることなしに、電子回路基板１をコネクタ８から引
き抜くことが出来るのである。
【０００４】また、他の１つの方法は、ユニット内のバ
スドライバ素子として、電圧が動作保証範囲内になるま
で出力信号がハイインピーダンスであるような活線挿抜
対応のバスドライバを用いることである。
スドライバ素子として、電圧が動作保証範囲内になるま
で出力信号がハイインピーダンスであるような活線挿抜
対応のバスドライバを用いることである。
【０００５】
【発明が解決しようとする課題】ところが、前者の方法
にあっては、各ユニットへの電源の供給が１か所からな
される場合はよいが、ユニット毎に個別の電源を有し、
各ユニットで独立して自己の電源のＯＮ／ＯＦＦができ
るようなシステムの場合には、バスへの接続の後に電源
をＯＮしたり、電源をＯＦＦした後にバスから切り離す
ことが通常行われるので、バスへの接続より前に電源を
ＯＮしたり、バスを切り離した後に電源をＯＦＦしたり
する構成をとることはできないのである。
にあっては、各ユニットへの電源の供給が１か所からな
される場合はよいが、ユニット毎に個別の電源を有し、
各ユニットで独立して自己の電源のＯＮ／ＯＦＦができ
るようなシステムの場合には、バスへの接続の後に電源
をＯＮしたり、電源をＯＦＦした後にバスから切り離す
ことが通常行われるので、バスへの接続より前に電源を
ＯＮしたり、バスを切り離した後に電源をＯＦＦしたり
する構成をとることはできないのである。
【０００６】また、後者の方法は、高い信頼性の要求さ
れるシステムには適しているが、高価になってしまうと
いう問題があった。
れるシステムには適しているが、高価になってしまうと
いう問題があった。
【０００７】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、活線挿抜対応のバスド
ライバを用いることなしに、ユニット内の電源のＯＮ／
ＯＦＦによるバスへの悪影響のないバス接続システムを
提供することにある。
あり、その目的とするところは、活線挿抜対応のバスド
ライバを用いることなしに、ユニット内の電源のＯＮ／
ＯＦＦによるバスへの悪影響のないバス接続システムを
提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載のバス接続
システムは、複数のユニットがバスを介して接続され、
各ユニット間で信号の送受信が行われるとともに、前記
各ユニットが個別に自己の電源のＯＮ／ＯＦＦをできる
ようなバス接続システムにおいて、前記各ユニットに、
自己の電源の電圧降下を検出し検出信号を出力する電圧
検出手段およびバスを介して送られる制御信号の受信を
禁止するバス制御信号禁止手段を付加し、前記電圧検出
手段をワイヤードＯＲで接続して、前記少なくともいず
れかのユニット内の電圧検出手段から検出信号が出力さ
れたときに、前記バス制御信号禁止手段により、前記制
御信号の受信が禁止されるようにしたことを特徴とす
る。
システムは、複数のユニットがバスを介して接続され、
各ユニット間で信号の送受信が行われるとともに、前記
各ユニットが個別に自己の電源のＯＮ／ＯＦＦをできる
ようなバス接続システムにおいて、前記各ユニットに、
自己の電源の電圧降下を検出し検出信号を出力する電圧
検出手段およびバスを介して送られる制御信号の受信を
禁止するバス制御信号禁止手段を付加し、前記電圧検出
手段をワイヤードＯＲで接続して、前記少なくともいず
れかのユニット内の電圧検出手段から検出信号が出力さ
れたときに、前記バス制御信号禁止手段により、前記制
御信号の受信が禁止されるようにしたことを特徴とす
る。
【０００９】請求項２記載のバス接続システムは、請求
項１記載の発明において、前記電圧検出手段から出力さ
れる検出信号により、各ユニットの制御信号の送出が制
御されるようにしたことを特徴とする。
項１記載の発明において、前記電圧検出手段から出力さ
れる検出信号により、各ユニットの制御信号の送出が制
御されるようにしたことを特徴とする。
【００１０】請求項３記載のバス接続システムは、請求
項１または請求項２記載の発明において、前記電圧検出
手段を、電源電圧の変動を監視する電源監視手段と、微
分手段とインバータよりなるワンショット手段とを並列
接続することにより構成したことを特徴とする。
項１または請求項２記載の発明において、前記電圧検出
手段を、電源電圧の変動を監視する電源監視手段と、微
分手段とインバータよりなるワンショット手段とを並列
接続することにより構成したことを特徴とする。
【００１１】
【作用】請求項１記載のバス接続システムにあっては、
いずれかのユニット内の電圧検出手段から検出信号が出
力されると、前記検出信号により、動作中のユニットは
バス制御信号禁止手段が動作し、制御信号の受信が禁止
されるのである。
いずれかのユニット内の電圧検出手段から検出信号が出
力されると、前記検出信号により、動作中のユニットは
バス制御信号禁止手段が動作し、制御信号の受信が禁止
されるのである。
【００１２】請求項２記載のバス接続システムにあって
は、請求項１記載の発明において、さらに、前記電圧検
出手段から出力される検出信号により、各ユニットのＣ
ＰＵからの制御信号の送出が制御されるようにしてお
り、動作中のユニットにおいて制御信号の受信が禁止さ
れているときには、他のユニットから制御信号を送出し
ないようにするのである。
は、請求項１記載の発明において、さらに、前記電圧検
出手段から出力される検出信号により、各ユニットのＣ
ＰＵからの制御信号の送出が制御されるようにしてお
り、動作中のユニットにおいて制御信号の受信が禁止さ
れているときには、他のユニットから制御信号を送出し
ないようにするのである。
【００１３】請求項３記載のバス接続システムにあって
は、請求項１または請求項２記載の発明において、前記
電圧検出手段を、電源電圧の変動を監視する電源監視手
段と、微分手段とインバータよりなるワンショット手段
とを並列接続するようにしており、微分手段により、電
源電圧の急峻な変化にも対応できるようになっているの
である。
は、請求項１または請求項２記載の発明において、前記
電圧検出手段を、電源電圧の変動を監視する電源監視手
段と、微分手段とインバータよりなるワンショット手段
とを並列接続するようにしており、微分手段により、電
源電圧の急峻な変化にも対応できるようになっているの
である。
【００１４】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１は、本発明の一実施例に係るバス接続システ
ムを示すシステム構成図であり、３台のユニットＵ１〜
Ｕ３がバスＬ１、Ｌ２を介して相互に接続されている状
態を示す。各ユニットＵ１〜Ｕ３は、電源１１、電圧検
出手段としての電圧検出ＩＣ１２、ＣＰＵ１３、ドライ
バ１４、バス制御信号禁止手段としてのレシーバ１５お
よびプルアップ抵抗１６、１７、１８を有してなる。バ
スＬ１は制御信号用のバスであり、バスＬ２はユニット
Ｕ１〜Ｕ３の電源のＯＮ／ＯＦＦ検出信号用のバスであ
る。なお、実際には、ＣＰＵ１３のアドレスバスやデー
タバス等が接続されるが、これらのバスの記載は省略し
てある。電源１１は、各ユニットＵ１〜Ｕ３に設けら
れ、個別にＯＮ／ＯＦＦできるようになっている。電圧
検出ＩＣ１２は、電源１１の電圧変動を検出するパワー
オンリセット用のＩＣであり、電圧変動が動作保証範囲
外になったとき、Ｌレベルの出力を行うようなオープン
コレクタ出力となっている。電圧検出ＩＣ１２の出力信
号（検出信号）は、プルアップ抵抗１６でプルアップさ
れ、バスＬ２に接続される。従って、電圧検出ＩＣ１２
の出力信号がＨレベルのときは電源１１はＯＮまたはＯ
ＦＦで固定されており、Ｌレベルのときは電源１１がＯ
Ｎ／ＯＦＦの切替え動作に入っている状態を示すのであ
る。ＣＰＵ１３からはドライバ１４を介して制御信号が
出力され、この制御信号はバスＬ１を介して各ユニット
に伝送される。レシーバ１５はトライステート型のレシ
ーバであり、バスＬ１を介して送られてきた制御信号を
受信するとともに、バスＬ２を介して入力された検出信
号により状態制御が成される。つまり、検出信号がＬレ
ベル（いずれかのユニットの電源１１がＯＮ／ＯＦＦの
切替え動作中である）のときには、レシーバ１５はハイ
インピーダンス状態になる。従って、プルアップ抵抗１
７、１８を接続しておけば、Ｌイネーブルの制御信号が
入力されても、検出信号がＬレベルであれば、制御信号
を強制的にＨレベル、即ち、ディスエーブル状態（禁止
状態）にすることができる。レシーバ１５の出力はユニ
ット内のＩＯリードライト信号ＩＯＲＤ／ＷＲとなる。
する。図１は、本発明の一実施例に係るバス接続システ
ムを示すシステム構成図であり、３台のユニットＵ１〜
Ｕ３がバスＬ１、Ｌ２を介して相互に接続されている状
態を示す。各ユニットＵ１〜Ｕ３は、電源１１、電圧検
出手段としての電圧検出ＩＣ１２、ＣＰＵ１３、ドライ
バ１４、バス制御信号禁止手段としてのレシーバ１５お
よびプルアップ抵抗１６、１７、１８を有してなる。バ
スＬ１は制御信号用のバスであり、バスＬ２はユニット
Ｕ１〜Ｕ３の電源のＯＮ／ＯＦＦ検出信号用のバスであ
る。なお、実際には、ＣＰＵ１３のアドレスバスやデー
タバス等が接続されるが、これらのバスの記載は省略し
てある。電源１１は、各ユニットＵ１〜Ｕ３に設けら
れ、個別にＯＮ／ＯＦＦできるようになっている。電圧
検出ＩＣ１２は、電源１１の電圧変動を検出するパワー
オンリセット用のＩＣであり、電圧変動が動作保証範囲
外になったとき、Ｌレベルの出力を行うようなオープン
コレクタ出力となっている。電圧検出ＩＣ１２の出力信
号（検出信号）は、プルアップ抵抗１６でプルアップさ
れ、バスＬ２に接続される。従って、電圧検出ＩＣ１２
の出力信号がＨレベルのときは電源１１はＯＮまたはＯ
ＦＦで固定されており、Ｌレベルのときは電源１１がＯ
Ｎ／ＯＦＦの切替え動作に入っている状態を示すのであ
る。ＣＰＵ１３からはドライバ１４を介して制御信号が
出力され、この制御信号はバスＬ１を介して各ユニット
に伝送される。レシーバ１５はトライステート型のレシ
ーバであり、バスＬ１を介して送られてきた制御信号を
受信するとともに、バスＬ２を介して入力された検出信
号により状態制御が成される。つまり、検出信号がＬレ
ベル（いずれかのユニットの電源１１がＯＮ／ＯＦＦの
切替え動作中である）のときには、レシーバ１５はハイ
インピーダンス状態になる。従って、プルアップ抵抗１
７、１８を接続しておけば、Ｌイネーブルの制御信号が
入力されても、検出信号がＬレベルであれば、制御信号
を強制的にＨレベル、即ち、ディスエーブル状態（禁止
状態）にすることができる。レシーバ１５の出力はユニ
ット内のＩＯリードライト信号ＩＯＲＤ／ＷＲとなる。
【００１５】次に、本実施例の動作を説明する。今、ユ
ニットＵ１、Ｕ３の電源１１がＯＮ状態であり、ユニッ
トＵ２の電源１１がＯＮ／ＯＦＦの切替え動作に入った
とすると、図２に示すように、ユニットＵ２の電圧検出
ＩＣ１２からは、電源のＯＮとＯＦＦのときに、バスＬ
２にＬレベルの検出信号が出力される。この検出信号が
出力されている間は、ユニットＵ１、Ｕ３では、レシー
バ１５は制御信号を強制的にＨレベルとなるように制御
されるので、バスＬ１からの制御信号が入力されても、
強制的に制御信号の受信、つまり、ＣＰＵ１３のアクセ
スが禁止されるのである。
ニットＵ１、Ｕ３の電源１１がＯＮ状態であり、ユニッ
トＵ２の電源１１がＯＮ／ＯＦＦの切替え動作に入った
とすると、図２に示すように、ユニットＵ２の電圧検出
ＩＣ１２からは、電源のＯＮとＯＦＦのときに、バスＬ
２にＬレベルの検出信号が出力される。この検出信号が
出力されている間は、ユニットＵ１、Ｕ３では、レシー
バ１５は制御信号を強制的にＨレベルとなるように制御
されるので、バスＬ１からの制御信号が入力されても、
強制的に制御信号の受信、つまり、ＣＰＵ１３のアクセ
スが禁止されるのである。
【００１６】従って、本実施例では、いずれかのユニッ
トの電源１１がＯＮ／ＯＦＦの切替え動作により、制御
信号に変化があったとしても、他のユニットでは、この
制御信号が受信されないので、電源１１がＯＮ／ＯＦＦ
の切替え動作により、他のユニットに悪影響が及ぼされ
ることはなくなるのである。
トの電源１１がＯＮ／ＯＦＦの切替え動作により、制御
信号に変化があったとしても、他のユニットでは、この
制御信号が受信されないので、電源１１がＯＮ／ＯＦＦ
の切替え動作により、他のユニットに悪影響が及ぼされ
ることはなくなるのである。
【００１７】また、図１のポート読み取り線１９によ
り、バスＬ２を介して検出信号をＣＰＵ１３で読み取れ
るようにし、検出信号がＬレベルの間は、制御信号を出
力しないようにしておけば、図３に示したように、制御
信号がイネーブル状態のときに検出信号がＬレベルにな
ってしまった場合に、制御信号が途中でディスエーブル
状態になってしまい、制御信号が正確にユニットに伝わ
らないという問題はなくなるのである。つまり、図４に
示したように、制御信号を出力するユニットでは、制御
信号を発行する前に、まず、バスＬ２上の検出信号がＬ
レベルであるか否かを調べ、Ｌレベルであればいずれか
のユニットの電源がＯＮ／ＯＦＦの切替え動作中である
と判断し、制御信号の発行を中止（または延期）し、Ｈ
レベルのときには、制御信号を発行する。制御信号の発
行後に再度、検出信号を読み込み、Ｈレベルであれば、
前に発行した制御信号が正確に受信されたと判断でき、
Ｌレベルであれば、制御信号の再発行（またはリセッ
ト）を行うようにすればよい。
り、バスＬ２を介して検出信号をＣＰＵ１３で読み取れ
るようにし、検出信号がＬレベルの間は、制御信号を出
力しないようにしておけば、図３に示したように、制御
信号がイネーブル状態のときに検出信号がＬレベルにな
ってしまった場合に、制御信号が途中でディスエーブル
状態になってしまい、制御信号が正確にユニットに伝わ
らないという問題はなくなるのである。つまり、図４に
示したように、制御信号を出力するユニットでは、制御
信号を発行する前に、まず、バスＬ２上の検出信号がＬ
レベルであるか否かを調べ、Ｌレベルであればいずれか
のユニットの電源がＯＮ／ＯＦＦの切替え動作中である
と判断し、制御信号の発行を中止（または延期）し、Ｈ
レベルのときには、制御信号を発行する。制御信号の発
行後に再度、検出信号を読み込み、Ｈレベルであれば、
前に発行した制御信号が正確に受信されたと判断でき、
Ｌレベルであれば、制御信号の再発行（またはリセッ
ト）を行うようにすればよい。
【００１８】図５は、電圧検出手段の他の実施例を示す
図であり、電圧検出ＩＣ１２に、微分手段２０とインバ
ータ２１からなるワンショット手段２２を並列接続させ
るとともに、電圧検出ＩＣ１２の出力とインバータ２１
の出力とをワイヤードＯＲ手段２３に接続した構成とし
ている。
図であり、電圧検出ＩＣ１２に、微分手段２０とインバ
ータ２１からなるワンショット手段２２を並列接続させ
るとともに、電圧検出ＩＣ１２の出力とインバータ２１
の出力とをワイヤードＯＲ手段２３に接続した構成とし
ている。
【００１９】本実施例では、電源１１の電圧変動を電圧
検出ＩＣ１２とワンショット手段２２の両方で監視する
のである。つまり、図６のタイミングチャートに示すよ
うに、電源１１の急峻な立ち上がりには、電圧検出ＩＣ
１２での検出に時間遅れが生じても、Ｘ点の波形に示す
ように、ワンショット手段２２の微分手段２０が敏速に
反応し、その後、Ｙ点の波形に示すように、電圧検出Ｉ
Ｃが反応して、両者のいずれかが反応している間、検出
信号が出力される。立ち上がりに比較してゆるやかな立
ち下がりのときは、電圧検出ＩＣ１２が反応して検出信
号が出力される。
検出ＩＣ１２とワンショット手段２２の両方で監視する
のである。つまり、図６のタイミングチャートに示すよ
うに、電源１１の急峻な立ち上がりには、電圧検出ＩＣ
１２での検出に時間遅れが生じても、Ｘ点の波形に示す
ように、ワンショット手段２２の微分手段２０が敏速に
反応し、その後、Ｙ点の波形に示すように、電圧検出Ｉ
Ｃが反応して、両者のいずれかが反応している間、検出
信号が出力される。立ち上がりに比較してゆるやかな立
ち下がりのときは、電圧検出ＩＣ１２が反応して検出信
号が出力される。
【００２０】図７は電圧検出手段のより具体的な実施例
を示す回路図であり、コンデンサＣと抵抗Ｒ１からなる
微分回路と、トランジスタＴＲとからなるワンショット
回路およびリセット素子ＲＳとで構成される。ここで、
コンデンサＣとリセット素子ＲＳの入力端は電源１１に
並列接続され、トランジスタＴＲのベースは抵抗Ｒ２を
介してコンデンサＣと抵抗Ｒ１の接続点に接続され、エ
ミッタはグランドに接続され、コレクタは抵抗Ｒ４を介
して別電源ＶＣＣにプルアップされ、リセット素子ＲＳ
の出力端とワイヤードＯＲ接続される。
を示す回路図であり、コンデンサＣと抵抗Ｒ１からなる
微分回路と、トランジスタＴＲとからなるワンショット
回路およびリセット素子ＲＳとで構成される。ここで、
コンデンサＣとリセット素子ＲＳの入力端は電源１１に
並列接続され、トランジスタＴＲのベースは抵抗Ｒ２を
介してコンデンサＣと抵抗Ｒ１の接続点に接続され、エ
ミッタはグランドに接続され、コレクタは抵抗Ｒ４を介
して別電源ＶＣＣにプルアップされ、リセット素子ＲＳ
の出力端とワイヤードＯＲ接続される。
【００２１】本実施例では、図８のタイミングチャート
に示すように、電源１１の立ち上がり時は、ワンショッ
ト回路が反応し、コンデンサＣと抵抗Ｒ１とで定まる時
定数の検出信号を発生する。つまり、電源１１が立ち上
がることで、コンデンサＣに電化がチャージされ、その
期間中、トランジスタＴＲのベースに電流が流れ、トラ
ンジスタＴＲがＯＮして、Ｐ点がＬレベルになり、検出
信号が出力されるのである。この時、リセット素子ＲＳ
は、電源１１の変動が速すぎて反応できない。また、電
源１１の立ち下がり時は、リセット素子ＲＳが反応し、
検出信号を発生するのである。
に示すように、電源１１の立ち上がり時は、ワンショッ
ト回路が反応し、コンデンサＣと抵抗Ｒ１とで定まる時
定数の検出信号を発生する。つまり、電源１１が立ち上
がることで、コンデンサＣに電化がチャージされ、その
期間中、トランジスタＴＲのベースに電流が流れ、トラ
ンジスタＴＲがＯＮして、Ｐ点がＬレベルになり、検出
信号が出力されるのである。この時、リセット素子ＲＳ
は、電源１１の変動が速すぎて反応できない。また、電
源１１の立ち下がり時は、リセット素子ＲＳが反応し、
検出信号を発生するのである。
【００２２】
【発明の効果】以上のように、請求項１記載のバス接続
システムにあっては、電圧検出手段をワイヤードＯＲで
接続して、いずれかのユニット内の電圧検出手段から検
出信号が出力されると、前記検出信号により、動作中の
ユニットはバス制御信号禁止手段が動作し、制御信号の
受信が禁止されるようにしたので、活線挿抜対応のバス
ドライバを用いることなしに、ユニット内の電源のＯＮ
／ＯＦＦによるバスへの悪影響のないバス接続システム
が提供できた。
システムにあっては、電圧検出手段をワイヤードＯＲで
接続して、いずれかのユニット内の電圧検出手段から検
出信号が出力されると、前記検出信号により、動作中の
ユニットはバス制御信号禁止手段が動作し、制御信号の
受信が禁止されるようにしたので、活線挿抜対応のバス
ドライバを用いることなしに、ユニット内の電源のＯＮ
／ＯＦＦによるバスへの悪影響のないバス接続システム
が提供できた。
【００２３】また、請求項２記載のバス接続システムに
あっては、請求項１記載の発明において、さらに、前記
電圧検出手段から出力される検出信号により、各ユニッ
トのＣＰＵからの制御信号の送出が制御されるようにし
ているので、動作中のユニットにおいて制御信号の受信
が禁止されているときには、他のユニットから制御信号
を送出しないようにすることができるのである。
あっては、請求項１記載の発明において、さらに、前記
電圧検出手段から出力される検出信号により、各ユニッ
トのＣＰＵからの制御信号の送出が制御されるようにし
ているので、動作中のユニットにおいて制御信号の受信
が禁止されているときには、他のユニットから制御信号
を送出しないようにすることができるのである。
【００２４】請求項３記載のバス接続システムにあって
は、請求項１または請求項２記載の発明において、前記
電圧検出手段を、電源電圧の変動を監視する電源監視手
段と、微分手段とインバータよりなるワンショット手段
とを並列接続するようにしたので、電源電圧の急峻な変
化があっても、電源電圧の変動を検出できるのである。
は、請求項１または請求項２記載の発明において、前記
電圧検出手段を、電源電圧の変動を監視する電源監視手
段と、微分手段とインバータよりなるワンショット手段
とを並列接続するようにしたので、電源電圧の急峻な変
化があっても、電源電圧の変動を検出できるのである。
【図１】本発明の一実施例に係るバス接続システムのシ
ステム構成図である。
ステム構成図である。
【図２】前記バス接続システムの動作説明のための波形
図である。
図である。
【図３】前記バス接続システムの動作説明のための波形
図である。
図である。
【図４】前記バス接続システムの動作説明のためのフロ
ーチャートである。
ーチャートである。
【図５】前記バス接続システムに係る電圧検出手段の他
の実施例を示すブロック図である。
の実施例を示すブロック図である。
【図６】同上の動作を示す波形図である。
【図７】図５に示した電圧検出手段の具体例を示す回路
図である。
図である。
【図８】同上の動作を示す波形図である。
【図９】従来例を示す概略構成図である。
１１ 電源 １２ 電圧検出ＩＣ １３ ＣＰＵ １４ ドライバ １５ レシーバ １６、１７、１８ 抵抗 １９ ポート読み取り線 ２０ 微分手段 ２１ インバータ ２２ ワンショット手段 ２３ ワイヤードＯＲ手段 Ｕ１ ユニット Ｕ２ ユニット Ｕ３ ユニット Ｌ１ バス Ｌ２ バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須崎 悟 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 鈴木 孝 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 昭56−162125（ＪＰ，Ａ) 特開 平２−115914（ＪＰ，Ａ) 実開 昭60−172456（ＪＰ，Ｕ) 実開 昭63−24627（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/00 G06F 13/00
Claims (3)
- 【請求項１】 複数のユニットがバスを介して接続さ
れ、各ユニット間で信号の送受信が行われるとともに、
前記各ユニットが個別に自己の電源のＯＮ／ＯＦＦをで
きるようなバス接続システムにおいて、前記各ユニット
に、自己の電源の電圧降下を検出し検出信号を出力する
電圧検出手段およびバスを介して送られる制御信号の受
信を禁止するバス制御信号禁止手段を付加し、前記電圧
検出手段をワイヤードＯＲで接続して、前記少なくとも
いずれかのユニット内の電圧検出手段から検出信号が出
力されたときに、前記バス制御信号禁止手段により、前
記制御信号の受信が禁止されるようにしたことを特徴と
するバス接続システム。 - 【請求項２】 前記電圧検出手段から出力される検出信
号により、各ユニットの制御信号の送出が制御されるよ
うにしたことを特徴とする請求項１記載のバス接続シス
テム。 - 【請求項３】 前記電圧検出手段を、電源電圧の変動を
監視する電源監視手段と、微分手段とインバータよりな
るワンショット手段とを並列接続することにより構成し
たことを特徴とする請求項１または請求項２記載のバス
接続システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06090913A JP3117600B2 (ja) | 1994-04-28 | 1994-04-28 | バス接続システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06090913A JP3117600B2 (ja) | 1994-04-28 | 1994-04-28 | バス接続システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07295701A JPH07295701A (ja) | 1995-11-10 |
| JP3117600B2 true JP3117600B2 (ja) | 2000-12-18 |
Family
ID=14011659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06090913A Expired - Fee Related JP3117600B2 (ja) | 1994-04-28 | 1994-04-28 | バス接続システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3117600B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4854121B2 (ja) * | 2001-03-08 | 2012-01-18 | オンセミコンダクター・トレーディング・リミテッド | Ｉｉｃバス制御回路 |
-
1994
- 1994-04-28 JP JP06090913A patent/JP3117600B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07295701A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537584A (en) | Power instability control of a memory card and a data processing device therefor | |
| US20020169915A1 (en) | USB connection-detection circuitry and operation methods of the same | |
| JP2000056871A (ja) | Ｕｓｂシステム用のｅｍｓエンハンスメント回路 | |
| US6920569B1 (en) | Device configured as stand-alone or slave based on detection of power supply in a powered data bus system | |
| US20060015670A1 (en) | Apparatus for detecting connection of a peripheral unit to a host system | |
| US5612634A (en) | Circuit for sensing whether or not an add-in board is inserted into a bus connector of a mother board | |
| US4972184A (en) | Polling system for use in an audio system | |
| JP3117600B2 (ja) | バス接続システム | |
| JP2979605B2 (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
| JPH0567028A (ja) | 情報処理装置 | |
| US6961795B2 (en) | Apparatus for safe installation and removal of a circuit board for hot swap applications | |
| US6948020B1 (en) | Method and system for increasing control information from GPIOs | |
| JP2001306413A (ja) | Ｕｓｂ通信デバイス | |
| JP4524812B2 (ja) | 電子機器 | |
| JPH08190448A (ja) | データ処理システム | |
| JPH07221581A (ja) | バス用ターミネータ | |
| JP2605995B2 (ja) | マイクロコンピュータシステム | |
| TWI447589B (zh) | 電子支付終端與維護工具間經由ｕｓｂ連結之資料交換 | |
| JP2000137644A (ja) | メモリ制御回路 | |
| JP3112277B2 (ja) | メモリカード | |
| JP2775088B2 (ja) | 異常検出装置 | |
| JP2850272B2 (ja) | スイッチ入力検出回路 | |
| JPH0561824B2 (ja) | ||
| JP3054816U (ja) | リセット回路 | |
| JPH0218741B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000926 |
|
| LAPS | Cancellation because of no payment of annual fees |