JPH0218741B2 - - Google Patents
Info
- Publication number
- JPH0218741B2 JPH0218741B2 JP59020845A JP2084584A JPH0218741B2 JP H0218741 B2 JPH0218741 B2 JP H0218741B2 JP 59020845 A JP59020845 A JP 59020845A JP 2084584 A JP2084584 A JP 2084584A JP H0218741 B2 JPH0218741 B2 JP H0218741B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- connector
- line
- rom
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 8
- 230000008676 import Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 3
- 238000002955 isolation Methods 0.000 description 11
- 238000012790 confirmation Methods 0.000 description 6
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Description
【発明の詳細な説明】
本発明はデータが記憶されかつバスラインに着
脱自在に構成された読み出し専用半導体記憶装置
（以下、ROM装置）をバスラインに接続し、記
憶データの転送をする記憶データ転送方式に関す
る。
脱自在に構成された読み出し専用半導体記憶装置
（以下、ROM装置）をバスラインに接続し、記
憶データの転送をする記憶データ転送方式に関す
る。
複数の記憶装置中から１つを選択してコンピユ
ータシステムのバスラインに接続し、接続された
記憶装置の記憶データをコンピユータシステムの
記憶装置内に転送記憶させたい場合がある。
ータシステムのバスラインに接続し、接続された
記憶装置の記憶データをコンピユータシステムの
記憶装置内に転送記憶させたい場合がある。
たとえば、第１図に示す如く電子機器１を測定
器２を用いて調整する場合、調整手段である可変
抵抗器３等の抵抗値を調整し、可変抵抗器３の抵
抗値の変化により影響を受ける測定点の電圧を計
測し、該電圧が所定範囲内になるように、もしく
は所定値以上または所定値以下となるように、調
整される場合が多い。かかる場合に被調整電子機
器１の種類、調整手段である可変抵抗器が複数あ
るとき選択された可変抵抗器、その他により前記
所定範囲、前記所定値が異なるのが通常である。
器２を用いて調整する場合、調整手段である可変
抵抗器３等の抵抗値を調整し、可変抵抗器３の抵
抗値の変化により影響を受ける測定点の電圧を計
測し、該電圧が所定範囲内になるように、もしく
は所定値以上または所定値以下となるように、調
整される場合が多い。かかる場合に被調整電子機
器１の種類、調整手段である可変抵抗器が複数あ
るとき選択された可変抵抗器、その他により前記
所定範囲、前記所定値が異なるのが通常である。
しかるに、測定器２にマイクロコンピユータ４
を備えて構成しデータ処理をし、前記測定値が前
記所定範囲内にあるか等を検出して合否を判別し
たりする場合、被調整電子機器１の種類、選択さ
れた調整手段、その他に対応して前記所定範囲、
前記所定値を設定するための異なるデータを測定
器２に記憶していなければならない。このため
に、記憶装置たとえばRAM５をバスラインに着
脱自在に構成し、マイクロコンピユータ４のバス
ラインに、必要なデータを記憶させたRAM５を
接続して、RAM５の記憶データを一旦マイクロ
コンピユータ４の一部を構成するRAM６に転送
して書き込むことが行なわれる。なお、第１図に
おいて７はRAM５のデータの読み取りを指示す
るスイツチである。
を備えて構成しデータ処理をし、前記測定値が前
記所定範囲内にあるか等を検出して合否を判別し
たりする場合、被調整電子機器１の種類、選択さ
れた調整手段、その他に対応して前記所定範囲、
前記所定値を設定するための異なるデータを測定
器２に記憶していなければならない。このため
に、記憶装置たとえばRAM５をバスラインに着
脱自在に構成し、マイクロコンピユータ４のバス
ラインに、必要なデータを記憶させたRAM５を
接続して、RAM５の記憶データを一旦マイクロ
コンピユータ４の一部を構成するRAM６に転送
して書き込むことが行なわれる。なお、第１図に
おいて７はRAM５のデータの読み取りを指示す
るスイツチである。
しかるに上記した如き従来の法よるときは、伝
送ケーブルによるデータの伝送を行なつていない
ため、伝送ケーブルによる場合の如きノイズ対策
は不要であり、かつ伝送ケーブルによらないため
設置容積で少なくてすみ、さらに移動が容易に行
なえる等の利点がある。しかし、上記した如く装
着される記憶装置がRAMの場合は、誤操作によ
つて記憶データを損傷したりする可能性があり、
バツクアツプ電池を必要とする欠点があつた。ま
た、指示スイツチの指示があつたときはバスライ
ンに記憶装置が接続されていない場合にもマイク
ロコンピユータの一部を構成する記憶装置へデー
タの書き込み作用が行なわれる欠点があつた。ま
たマイクロコンピユータがバスラインに接続され
た記憶装置からのデータ読み取り動作以外の動作
中でも記憶装置をバスラインに接続したり、はず
したりするとマイクロコンピユータに影響を与え
正常な動作を妨げたりする欠点があつた。バスラ
インに記憶装置が接続されていないとき、バスラ
インは開放された状態にあり他端はマイクロコン
ピユータのCPUに接続されており、バスライン
の一端はむき出しの状態にあり、バスラインの一
端に工具類の金属部分等の金属物が触れた場合、
または導電性のごみがバスラインの一端に接触し
た場合に、CPUに影響を与え正常な動作を妨げ
る欠点があつた。また、記憶装置をバスラインに
接続したり、接続をはずしたりする場合、電源を
遮断せねばならないので、実行中の動作を一旦中
止せねばならない欠点があつた。またさらにむき
出し状態になつているバスラインから不要輻射電
波が発射されて被調整電子機器等に影響を与える
場合がある欠点があつた。
送ケーブルによるデータの伝送を行なつていない
ため、伝送ケーブルによる場合の如きノイズ対策
は不要であり、かつ伝送ケーブルによらないため
設置容積で少なくてすみ、さらに移動が容易に行
なえる等の利点がある。しかし、上記した如く装
着される記憶装置がRAMの場合は、誤操作によ
つて記憶データを損傷したりする可能性があり、
バツクアツプ電池を必要とする欠点があつた。ま
た、指示スイツチの指示があつたときはバスライ
ンに記憶装置が接続されていない場合にもマイク
ロコンピユータの一部を構成する記憶装置へデー
タの書き込み作用が行なわれる欠点があつた。ま
たマイクロコンピユータがバスラインに接続され
た記憶装置からのデータ読み取り動作以外の動作
中でも記憶装置をバスラインに接続したり、はず
したりするとマイクロコンピユータに影響を与え
正常な動作を妨げたりする欠点があつた。バスラ
インに記憶装置が接続されていないとき、バスラ
インは開放された状態にあり他端はマイクロコン
ピユータのCPUに接続されており、バスライン
の一端はむき出しの状態にあり、バスラインの一
端に工具類の金属部分等の金属物が触れた場合、
または導電性のごみがバスラインの一端に接触し
た場合に、CPUに影響を与え正常な動作を妨げ
る欠点があつた。また、記憶装置をバスラインに
接続したり、接続をはずしたりする場合、電源を
遮断せねばならないので、実行中の動作を一旦中
止せねばならない欠点があつた。またさらにむき
出し状態になつているバスラインから不要輻射電
波が発射されて被調整電子機器等に影響を与える
場合がある欠点があつた。
本発明は上記にかんがみなされたもので、簡単
な構成で上記の欠点を解消した記憶データ転送方
式を提供することを目的とする。
な構成で上記の欠点を解消した記憶データ転送方
式を提供することを目的とする。
以下、本発明を実施例により説明する。
第２図は本発明の一実施例の構成を示すブロツ
ク図である。
ク図である。
第２図において５ＡはRAM５に対応する
ROM装置であり、後記するコネクタ８に挿着さ
れてコネクタ８に接続されているデータバスと接
続されるコネクタ１１，ROM装置５Ａとコネク
タ８との接続を確認をする接続確認回路１２、コ
ネクタ１１に接続されたROM１３とからなつて
いる。接続確認回路１２はたとえば第３図ａに示
した如くフリツプフロツプ１２−1、アドレスデ
ータをデコードしかつ入出力命令でフリツプフロ
ツプ１２−1をセツト・リセツトするデコーダ１
２−2とからなつている。
ROM装置であり、後記するコネクタ８に挿着さ
れてコネクタ８に接続されているデータバスと接
続されるコネクタ１１，ROM装置５Ａとコネク
タ８との接続を確認をする接続確認回路１２、コ
ネクタ１１に接続されたROM１３とからなつて
いる。接続確認回路１２はたとえば第３図ａに示
した如くフリツプフロツプ１２−1、アドレスデ
ータをデコードしかつ入出力命令でフリツプフロ
ツプ１２−1をセツト・リセツトするデコーダ１
２−2とからなつている。
一方、ROM装置５Ａからのデータを取り込む
データ取り込み装置は、たとえば測定器２に対応
する測定器２Ａである。第２図において測定器２
Ａ側は第１図の場合と同一構成要素には同一の符
号を付して示してある。マイクロコンピユータ４
とROM装置５Ａとの接続はコネクタ８を介して
行なうように構成してある。マイクロコンピユー
タ４とコネクタ８との間には信号絶縁回路９が接
続してあり、マイクロコンピユータ４とコネクタ
８との間において信号線および電源線を信号絶縁
回路９によつて電気的に遮断するように構成して
ある。６はマイクロコンピユータ４の一部を構成
するRAMを、７ＡはROM装置５Ａのデータの
読み取りを指示する指示スイツチであり、１０は
たとえば被調整電子機器１との接続のためのコネ
クタである。
データ取り込み装置は、たとえば測定器２に対応
する測定器２Ａである。第２図において測定器２
Ａ側は第１図の場合と同一構成要素には同一の符
号を付して示してある。マイクロコンピユータ４
とROM装置５Ａとの接続はコネクタ８を介して
行なうように構成してある。マイクロコンピユー
タ４とコネクタ８との間には信号絶縁回路９が接
続してあり、マイクロコンピユータ４とコネクタ
８との間において信号線および電源線を信号絶縁
回路９によつて電気的に遮断するように構成して
ある。６はマイクロコンピユータ４の一部を構成
するRAMを、７ＡはROM装置５Ａのデータの
読み取りを指示する指示スイツチであり、１０は
たとえば被調整電子機器１との接続のためのコネ
クタである。
信号絶縁回路９はたとえば第３図ｂ示した如く
構成してある。１４はROM装置５Ａ用の電源装
置であり、４−1はマイクロコンピユータ４の一
部を構成するCPUである。CPU４−1のバスライ
ンは３ステートバツフア９−5および９−6を介し
てコネクタ８に接続してあり、電源装置１４の出
力はリレー９−1の接点を介してコネクタ８に接
続してある。CPU４−1からのメモリーリード信
号およびアドレスデータはデコーダ９−3に供給
し、デコーダ９−3の出力は３ステートバツフア
９−5および９−6に制御信号として供給するとと
もにリレー駆動回路９−2にリレー駆動制御信号
として供給してある。
構成してある。１４はROM装置５Ａ用の電源装
置であり、４−1はマイクロコンピユータ４の一
部を構成するCPUである。CPU４−1のバスライ
ンは３ステートバツフア９−5および９−6を介し
てコネクタ８に接続してあり、電源装置１４の出
力はリレー９−1の接点を介してコネクタ８に接
続してある。CPU４−1からのメモリーリード信
号およびアドレスデータはデコーダ９−3に供給
し、デコーダ９−3の出力は３ステートバツフア
９−5および９−6に制御信号として供給するとと
もにリレー駆動回路９−2にリレー駆動制御信号
として供給してある。
上記から明らかな如く信号絶縁回路９リレー９
−1、リレー駆動回路９−2、デコーダ９−3、３
ステートバツフア９−5，９−6からなつている。
−1、リレー駆動回路９−2、デコーダ９−3、３
ステートバツフア９−5，９−6からなつている。
以上の如く構成した本発明の一実施例の作用を
第４図のフローチヤートにしたがつて説明する。
第４図のフローチヤートにしたがつて説明する。
コネクタ１１をコネクタ８に装着することによ
りROM装置５Ａはバスラインに接続された状態
になる。この状態でプログラムをスタートさせ、
指示スイツチ７Ａを閉成してデータの読み込み指
示をする（ステツプａ）。指示スイツチ７Ａによ
るデータの読み指示があつたときには、CPU４
−1はリード信号および信号絶縁回路９に割り当
ててあるアドレスデータを出力する。このアドレ
スデータはデコーダ９−3によつてデコードされ
かつリード信号によりゲートされて、３ステート
バツフア９−5、および９−6は導通状態に制御さ
れるとともに、リレー駆動回路９−2はリレー９
−1を励磁してリレー接点は閉成される。この状
態は信号絶縁回路９の絶縁状態が解除された状態
であつて、CPU４−1とコネクタ８とのバスライ
ンは閉成された状態になり、かつROM装置５Ａ
に電源電圧が供給されてROM装置５Ａは動作状
態になる（ステツプｂ）。
りROM装置５Ａはバスラインに接続された状態
になる。この状態でプログラムをスタートさせ、
指示スイツチ７Ａを閉成してデータの読み込み指
示をする（ステツプａ）。指示スイツチ７Ａによ
るデータの読み指示があつたときには、CPU４
−1はリード信号および信号絶縁回路９に割り当
ててあるアドレスデータを出力する。このアドレ
スデータはデコーダ９−3によつてデコードされ
かつリード信号によりゲートされて、３ステート
バツフア９−5、および９−6は導通状態に制御さ
れるとともに、リレー駆動回路９−2はリレー９
−1を励磁してリレー接点は閉成される。この状
態は信号絶縁回路９の絶縁状態が解除された状態
であつて、CPU４−1とコネクタ８とのバスライ
ンは閉成された状態になり、かつROM装置５Ａ
に電源電圧が供給されてROM装置５Ａは動作状
態になる（ステツプｂ）。
ついでCPU４−1はバスライン、３ステートバ
ツフア９−5を介してROM装置５Ａに対して割り
当ててあるアドレスデータおよびリセツト信号を
出力する。このアドレスデータおよびリセツト信
号を受けたデコーダ１２−2はフリツプフロツプ
１２−1をリセツトする。このリセツトによりフ
リツプフロツプ１２−1は初期状態に設定された
状態となる。ついでCPU４−1はROM装置５Ａ
に対して割り当ててあるアドレスデータおよびセ
ツト信号を出力する。このアドレスデータおよび
セツト信号を受けたデコーダ１２−2はフリツプ
フロツプ１２−1をセツトする。そこでフリツプ
フロツプ１２−1のＱ出力は低電位状態から高電
位状態になり、Ｑ出力の高電位状態は保持され
る。フリツプフロツプ１２−2のＱ出力は３ステ
ートバツフア９−6を介してCPU４−1に供給さ
れ、CPU４−1はフリツプフロツプ１２−2のこの
Ｑ出力を読み取ることによりROM装置５Ａが接
続されていることを確認する（ステツプｃ）。
ツフア９−5を介してROM装置５Ａに対して割り
当ててあるアドレスデータおよびリセツト信号を
出力する。このアドレスデータおよびリセツト信
号を受けたデコーダ１２−2はフリツプフロツプ
１２−1をリセツトする。このリセツトによりフ
リツプフロツプ１２−1は初期状態に設定された
状態となる。ついでCPU４−1はROM装置５Ａ
に対して割り当ててあるアドレスデータおよびセ
ツト信号を出力する。このアドレスデータおよび
セツト信号を受けたデコーダ１２−2はフリツプ
フロツプ１２−1をセツトする。そこでフリツプ
フロツプ１２−1のＱ出力は低電位状態から高電
位状態になり、Ｑ出力の高電位状態は保持され
る。フリツプフロツプ１２−2のＱ出力は３ステ
ートバツフア９−6を介してCPU４−1に供給さ
れ、CPU４−1はフリツプフロツプ１２−2のこの
Ｑ出力を読み取ることによりROM装置５Ａが接
続されていることを確認する（ステツプｃ）。
ステツプｃにおいてROM装置５Ａが接続され
ていることを確認したときは、CPU４−1は
ROM１３に記憶されているデータを順次読み取
り、RAM内に転送させ（ステツプｄ）、ステツ
プｄをROM１３内の記憶データの読み取りが終
了するまで継続する（ステツプｅ）。ROM１３
内の記憶データの読み取りが終了したときは
CPU４−1は信号絶縁回路９に割当てたアドレス
データおよび読み取り終了信号をデコーダ９−3
に出力する。この信号を受けてデコーダ９−3は
３ステートバツフア９−5，９−6を高インピーダ
ンス状態に制御し、かつリレー駆動回路９−2を
介してリレー９−1を非励磁状態に制御リレー接
点を開放する（ステツプｆ）。ステツプｆの状態
は信号絶縁回路９が絶縁された状態であり、指示
スイツチ７によるデータの読み取り指示がなされ
ない状態に戻ることになる。
ていることを確認したときは、CPU４−1は
ROM１３に記憶されているデータを順次読み取
り、RAM内に転送させ（ステツプｄ）、ステツ
プｄをROM１３内の記憶データの読み取りが終
了するまで継続する（ステツプｅ）。ROM１３
内の記憶データの読み取りが終了したときは
CPU４−1は信号絶縁回路９に割当てたアドレス
データおよび読み取り終了信号をデコーダ９−3
に出力する。この信号を受けてデコーダ９−3は
３ステートバツフア９−5，９−6を高インピーダ
ンス状態に制御し、かつリレー駆動回路９−2を
介してリレー９−1を非励磁状態に制御リレー接
点を開放する（ステツプｆ）。ステツプｆの状態
は信号絶縁回路９が絶縁された状態であり、指示
スイツチ７によるデータの読み取り指示がなされ
ない状態に戻ることになる。
また、ステツプｃにおいてフリツプフロツプ１
２−1のＱ出力が所定時間内に高電位とならない
ときは、図示していないたとえば不接続状態表示
ランプを点灯する等の、不接続表示をなし（ステ
ツプｇ）、ついでステツプｆを実行する。
２−1のＱ出力が所定時間内に高電位とならない
ときは、図示していないたとえば不接続状態表示
ランプを点灯する等の、不接続表示をなし（ステ
ツプｇ）、ついでステツプｆを実行する。
以上説明した如く本発明によれば接続確認手段
をROM装置に設けるとともに、ROM装置が接
続されるバスライン端部とデータ取り込み装置と
の間を電気的に遮断、非遮断状態に制御する信号
絶縁手段をバスライン中に設け、少なくとも接続
確認手段からの信号とROM装置の記憶内容を読
み込むとき信号絶縁手段をしてバスラインを電気
的非遮断状態に制御するため、ROM装置がバス
ラインに接続されていないとき、バスライン端部
とデータ取り込み装置との間は電気的に遮断され
た状態になり、バスライン端部に金属物が触れた
場合にデータ取り込み装置側に影響を与えるよう
なことはなくなる。またROM装置をバスライン
に接続したり、接続をはずしたりする場合も電源
を遮断する必要はなくなりデータ取り込み装置側
の動作を一旦中止したりする非要もない。また、
むき出し状態になつているバスラインから不要輻
射電が発射されるようなことも無くなる。また
ROM装置の接続が確認できるため、ROM装置
の非接続のときデータ取り込み装置がROM装置
の記憶内容の読み取り動作をするとも禁止でき
る。またROM装置内にはROMが装着されてい
るため誤操作により記憶データが損傷されるよう
なこともなくなる。
をROM装置に設けるとともに、ROM装置が接
続されるバスライン端部とデータ取り込み装置と
の間を電気的に遮断、非遮断状態に制御する信号
絶縁手段をバスライン中に設け、少なくとも接続
確認手段からの信号とROM装置の記憶内容を読
み込むとき信号絶縁手段をしてバスラインを電気
的非遮断状態に制御するため、ROM装置がバス
ラインに接続されていないとき、バスライン端部
とデータ取り込み装置との間は電気的に遮断され
た状態になり、バスライン端部に金属物が触れた
場合にデータ取り込み装置側に影響を与えるよう
なことはなくなる。またROM装置をバスライン
に接続したり、接続をはずしたりする場合も電源
を遮断する必要はなくなりデータ取り込み装置側
の動作を一旦中止したりする非要もない。また、
むき出し状態になつているバスラインから不要輻
射電が発射されるようなことも無くなる。また
ROM装置の接続が確認できるため、ROM装置
の非接続のときデータ取り込み装置がROM装置
の記憶内容の読み取り動作をするとも禁止でき
る。またROM装置内にはROMが装着されてい
るため誤操作により記憶データが損傷されるよう
なこともなくなる。
第１図は記憶データ転送方式の利用例を示すブ
ロツク図。第２図は本発明の一実施例を示すブロ
ツク図。第３図ａおよびｂは本発明の一実施例に
おける接続確認回路のブロツク図および信号絶縁
回路のブロツク図。第４図は本発明の一実施例の
作用説明に供するフローチヤート。 ２Ａ……データ取り込み装置としての測定器、
４……マイクロコンピユータ、５Ａ……ROM装
置、６……RAM、７Ａ……指示スイツチ、８，
１０および１１……コネクタ、９……信号絶縁回
路、１２……接続確認回路、１３……ROM、４
−1……CPU、９−1……リレー、９−2……リレ
ー駆動回路、９−3および１２−2……デコーダ、
９−5および９−6……３ステートバツフア、１２
−1……フリツプフロツプ。
ロツク図。第２図は本発明の一実施例を示すブロ
ツク図。第３図ａおよびｂは本発明の一実施例に
おける接続確認回路のブロツク図および信号絶縁
回路のブロツク図。第４図は本発明の一実施例の
作用説明に供するフローチヤート。 ２Ａ……データ取り込み装置としての測定器、
４……マイクロコンピユータ、５Ａ……ROM装
置、６……RAM、７Ａ……指示スイツチ、８，
１０および１１……コネクタ、９……信号絶縁回
路、１２……接続確認回路、１３……ROM、４
−1……CPU、９−1……リレー、９−2……リレ
ー駆動回路、９−3および１２−2……デコーダ、
９−5および９−6……３ステートバツフア、１２
−1……フリツプフロツプ。
Claims (1)
- 【特許請求の範囲】 １ 半導体読み出し専用の記憶装置が装着されか
つバスラインに着脱自在に接続されるROM装置
とバスラインに接続されたROM装置の記憶内容
を取り込むデータ取り込み装置とを備え、ROM
装置の記憶内容をデータ取り込み装置に転送する
記憶データ転送方式において、 記憶装置への読み出し指示情報ライン、記憶装
置のアドレス情報ライン、記憶装置からの読み出
しデータラインおよび記憶装置がバスラインに接
続されたことを示す検出信号ラインが接続された
第１コネクタと、ROM装置のアドレス情報をデ
コードする第１デコーダと、第１デコーダのデコ
ード出力でセツトまたはリセツトされてかつ出力
をROM装置がバスラインに接続されたことの検
出信号とするフリツプフロツプとをROM装置内
に備え、 第１コネクタに着脱自在に装着される第２コネ
クタと、記憶装置のアドレス情報および記憶装置
への読み出し指示情報をデコードする第２デコー
ダと、第２デコーダのデコード出力により導通状
態に制御されてアドレス情報ラインおよび読み出
し指示情報ラインを第２コネクタへ導通状態に制
御する第１の３ステートバツフアと、第２デコー
ダのデコード出力により導通状態に制御されて第
２コネクタの読み出しデータラインおよび検出信
号ラインをデータ取り込み装置の一部を構成する
マイクロコンピユータへ導通させる第２の３ステ
ートバツフアとをデータ取り込み装置内に備え、
検出信号確認後読み出しデータを取り込むように
したことを特徴とする記憶データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020845A JPS60167049A (ja) | 1984-02-09 | 1984-02-09 | 記憶デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020845A JPS60167049A (ja) | 1984-02-09 | 1984-02-09 | 記憶デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60167049A JPS60167049A (ja) | 1985-08-30 |
| JPH0218741B2 true JPH0218741B2 (ja) | 1990-04-26 |
Family
ID=12038412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59020845A Granted JPS60167049A (ja) | 1984-02-09 | 1984-02-09 | 記憶デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167049A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2592064B2 (ja) * | 1987-05-29 | 1997-03-19 | 日立マクセル株式会社 | 半導体メモリカートリツジの制御装置 |
| JPH01159717A (ja) * | 1987-12-16 | 1989-06-22 | Fujitsu Ltd | 電子装置の電波放出防止方式 |
| JPH03248249A (ja) * | 1990-02-27 | 1991-11-06 | Mitsubishi Electric Corp | Ｉｃメモリカード |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519351A (ja) * | 1974-07-12 | 1976-01-26 | Hitachi Ltd | |
| JPS54120542A (en) * | 1978-03-13 | 1979-09-19 | Toshiba Corp | Hot-line insertion-extraction part |
| JPS5794845A (en) * | 1980-12-03 | 1982-06-12 | Canon Inc | Electronic device |
-
1984
- 1984-02-09 JP JP59020845A patent/JPS60167049A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519351A (ja) * | 1974-07-12 | 1976-01-26 | Hitachi Ltd | |
| JPS54120542A (en) * | 1978-03-13 | 1979-09-19 | Toshiba Corp | Hot-line insertion-extraction part |
| JPS5794845A (en) * | 1980-12-03 | 1982-06-12 | Canon Inc | Electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60167049A (ja) | 1985-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6062480A (en) | Hot docking system and methods for detecting and managing hot docking of bus cards | |
| KR20030087895A (ko) | 더블 인터페이스 씨에프 카드 | |
| KR0157129B1 (ko) | 확장장치와 휴대용 컴퓨터간의 신호 연결 제어장치 및 이를 포함한 확장장치 | |
| US4569048A (en) | Method and apparatus for memory overlay | |
| US6640273B1 (en) | Apparatus for data bus expansion between two instrument chassis | |
| JPH0218741B2 (ja) | ||
| US20010045816A1 (en) | Computer system having condition sensing for indicating whether a processor has been installed | |
| JPH0225211B2 (ja) | ||
| JPH01276286A (ja) | メモリカード及びそのコネクタ | |
| JPS5952861B2 (ja) | 非同期処理系の転送装置切替え方式 | |
| JP3117600B2 (ja) | バス接続システム | |
| JPH05289790A (ja) | 情報処理装置 | |
| JPH08202474A (ja) | コネクタ接続検出回路 | |
| JP2830486B2 (ja) | 通信装置 | |
| JP2894885B2 (ja) | 電源制御信号変換装置 | |
| JPS5827509Y2 (ja) | 接続機構 | |
| JPH0434460Y2 (ja) | ||
| JP2001177598A (ja) | 通信装置 | |
| JPH01121921A (ja) | プリンタの電源断検出方法 | |
| JPH04269098A (ja) | 遠隔監視制御システムのラインモニタ | |
| JPS61187056A (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPH08321840A (ja) | 終端自動切替装置 | |
| JPS6252341B2 (ja) | ||
| JPH01276287A (ja) | メモリカード及びそのシステム | |
| JPH04106601A (ja) | 電源供給制御装置 |