JPS60167049A - 記憶デ−タ転送方式 - Google Patents
記憶デ−タ転送方式Info
- Publication number
- JPS60167049A JPS60167049A JP59020845A JP2084584A JPS60167049A JP S60167049 A JPS60167049 A JP S60167049A JP 59020845 A JP59020845 A JP 59020845A JP 2084584 A JP2084584 A JP 2084584A JP S60167049 A JPS60167049 A JP S60167049A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- rom device
- signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータが記憶されかつパスラインに着脱自在に
構成された読み出し専用半導体記憶装置（以下、Ｒ，０
Ｍ装置）をパスラインに接続し、記憶データの転送をす
る記憶データ転送方式に関するＯ 複数の記憶装置中から１つを選択してコンピュータシス
テムのパスラインに接続し、接続された記憶装置の記憶
データをデンビュータシステムの記憶装置内に転送記憶
させたい場合がある。
構成された読み出し専用半導体記憶装置（以下、Ｒ，０
Ｍ装置）をパスラインに接続し、記憶データの転送をす
る記憶データ転送方式に関するＯ 複数の記憶装置中から１つを選択してコンピュータシス
テムのパスラインに接続し、接続された記憶装置の記憶
データをデンビュータシステムの記憶装置内に転送記憶
させたい場合がある。
たとえば、第１図に示す如く電子機器１を測定器２を用
いて調整する場合、調整手段である可変抵抗器３等の抵
抗値を調整し、該可変抵抗器３の抵抗値の変化により影
響を受ける測定点の電圧を計測し、該電圧が所定範囲内
になるように、もしくは所定値以上または所定値以下と
なるように、調整される場合が多い。かかる場合に被調
整電子機器１０種類、調整手段である可変抵抗器が複数
あるとき選択された可変抵抗器、その他により前記所定
範囲、前記所定値が異なるのが通常である。
いて調整する場合、調整手段である可変抵抗器３等の抵
抗値を調整し、該可変抵抗器３の抵抗値の変化により影
響を受ける測定点の電圧を計測し、該電圧が所定範囲内
になるように、もしくは所定値以上または所定値以下と
なるように、調整される場合が多い。かかる場合に被調
整電子機器１０種類、調整手段である可変抵抗器が複数
あるとき選択された可変抵抗器、その他により前記所定
範囲、前記所定値が異なるのが通常である。
しかるに、測定器２にマイクロコンピュータ４を備えて
構成しデータ処理をし、前記した測定値が前記所定範囲
内にあるか等を検出して合否を判別したりする場合、被
調整電子機器１の種類、選択された調整手段、その他に
対応して前記所定範囲、前記所定値を設定するための異
なるデータを測定器２に記憶していなければならない。
構成しデータ処理をし、前記した測定値が前記所定範囲
内にあるか等を検出して合否を判別したりする場合、被
調整電子機器１の種類、選択された調整手段、その他に
対応して前記所定範囲、前記所定値を設定するための異
なるデータを測定器２に記憶していなければならない。
このために、記憶装置たとえばＲＡＭ５をパスラインに
着脱自在に構成し、マイクロコンピュータ４のパスライ
ンに、必要なデータを記憶させたＲＡＭ５を接続して、
′ＦＬＡＭ５の記憶データを一旦マイクロコンピュータ
４の一部を構成するＲＡＭ６に転送して書き込むことが
行なわれる。なお、第１図において７はＲＡＭ５のデー
タの読み取りを指示する指示スイッチである。
着脱自在に構成し、マイクロコンピュータ４のパスライ
ンに、必要なデータを記憶させたＲＡＭ５を接続して、
′ＦＬＡＭ５の記憶データを一旦マイクロコンピュータ
４の一部を構成するＲＡＭ６に転送して書き込むことが
行なわれる。なお、第１図において７はＲＡＭ５のデー
タの読み取りを指示する指示スイッチである。
しかるに上記した如き従来の方法によるときは、伝送ケ
ーブルによるデータの伝送を行なっていないため、伝送
ケーブルによる場合の如きノイズ対策は不要であり、か
つ伝送ケーブルによらないため設置容積が少なくてすみ
、さらに移動が容易に行なえる等の利点がある。しかし
、上記した如く装着される記憶装置がＲＡＭの場合は、
誤操作によって記憶データを損傷したりする可能性があ
り、バックアップ電池を必要とする欠点があった。
ーブルによるデータの伝送を行なっていないため、伝送
ケーブルによる場合の如きノイズ対策は不要であり、か
つ伝送ケーブルによらないため設置容積が少なくてすみ
、さらに移動が容易に行なえる等の利点がある。しかし
、上記した如く装着される記憶装置がＲＡＭの場合は、
誤操作によって記憶データを損傷したりする可能性があ
り、バックアップ電池を必要とする欠点があった。
また、指示スイッチの指示があったときはパスラインに
記憶装置が接続されていない場合にもマイクロコンピュ
ータの一部を構成する記憶装置へデータの書き込み作用
が行なわれる欠点があった。
記憶装置が接続されていない場合にもマイクロコンピュ
ータの一部を構成する記憶装置へデータの書き込み作用
が行なわれる欠点があった。
またマイクロコンピュータがパスラインに接続された記
憶装置からのデータ読み取り動作以外の動作中でも記憶
装置をパスラインに接続したり、はずしたりするとマイ
クロコンピュータに影響を与え正常な動作を妨げたりす
る欠点があった。パスラインに記憶装置が接続されてい
ないとき、パスラインは開放された状態にあり他端はマ
イクロコンピュータのＣＰＵに接続されており、パスラ
インの一端はむき出しの状態にあり、パスラインの一端
に工具類の金属部分等の金属物が触れた場合、または導
電性のごみがパスラインの一端に接触した場合に、’Ｃ
ＰＵに影響を与え正常な動作を妨げる欠点があった。ま
た、記憶装置をパスラインに接続したり、接続をはずし
たシする場合、電源を遮断せねばならないので、実行中
の動作を一旦中止せねばならない欠点があった。またさ
らにむき出し状態になっているパスラインから不要輻射
電波が発射されて被調整電子機器等に影響を与える場合
がある欠点があった。
憶装置からのデータ読み取り動作以外の動作中でも記憶
装置をパスラインに接続したり、はずしたりするとマイ
クロコンピュータに影響を与え正常な動作を妨げたりす
る欠点があった。パスラインに記憶装置が接続されてい
ないとき、パスラインは開放された状態にあり他端はマ
イクロコンピュータのＣＰＵに接続されており、パスラ
インの一端はむき出しの状態にあり、パスラインの一端
に工具類の金属部分等の金属物が触れた場合、または導
電性のごみがパスラインの一端に接触した場合に、’Ｃ
ＰＵに影響を与え正常な動作を妨げる欠点があった。ま
た、記憶装置をパスラインに接続したり、接続をはずし
たシする場合、電源を遮断せねばならないので、実行中
の動作を一旦中止せねばならない欠点があった。またさ
らにむき出し状態になっているパスラインから不要輻射
電波が発射されて被調整電子機器等に影響を与える場合
がある欠点があった。
本発明は上記にかんがみなされたもので、簡単な構成で
上記の欠点を解消した記憶データ転送方式を提供するこ
とを目的とする。
上記の欠点を解消した記憶データ転送方式を提供するこ
とを目的とする。
以下、本発明を実施例にょシ説明する。
第２図は本発明の一実施例の構成を示すブロック図であ
る。
る。
第２図において５ＡはＲＡＭ５に対応するＲＯＭ装置で
あり、後記するコネクタ８に挿着されてコネクタ８に接
続されているデータバスと接続されるコネクタ１１、Ｒ
ＯＭ装置５人 とコネクタ８との接続を確認をする接続
確認回路１２、コネクタ１１に接続されたＲＯＭ１３と
がらなっている。
あり、後記するコネクタ８に挿着されてコネクタ８に接
続されているデータバスと接続されるコネクタ１１、Ｒ
ＯＭ装置５人 とコネクタ８との接続を確認をする接続
確認回路１２、コネクタ１１に接続されたＲＯＭ１３と
がらなっている。
接続確認回路１２はたとえば第３図（ａ）に示した如く
クリップフロップ１２−１、アドレスデータをデコード
しかつ入出力命令で７リツプフロツプ１２−１をセット
・リセットするデコーダ１２−２とがらなっている。
クリップフロップ１２−１、アドレスデータをデコード
しかつ入出力命令で７リツプフロツプ１２−１をセット
・リセットするデコーダ１２−２とがらなっている。
一方、ＲＯＭ装置５Ａからのデータを取り込むデータ取
り込み装置は、たとえば測定器２に対応する測定器２人
である。第２図において測定器２人側は第１図の場合と
同一構成要素には同一の符号を付して示しである。マイ
クロコンピュータ４とＲＯＭ装置５Ａとの接続はコネク
タ８を介して行なうように構成しておる。マイクロコン
ピュータ４とコネクタ８との間には信号絶縁回路９が接
続してあり、マイクロコンピュータ４とコネクタ８との
間において信号線および電源線を信号絶縁回路９によっ
て電気的に遮断するように構成しである。６はマイクロ
コンピュータ４の一部を構成するＲＡＭを、７ＡはＲＯ
Ｍ装置５人のデータの読み取９を指示する指示スイッチ
であυ、ｌｏはたとえば被調整電子機器ｌとの接続のた
めのコネクタである。
り込み装置は、たとえば測定器２に対応する測定器２人
である。第２図において測定器２人側は第１図の場合と
同一構成要素には同一の符号を付して示しである。マイ
クロコンピュータ４とＲＯＭ装置５Ａとの接続はコネク
タ８を介して行なうように構成しておる。マイクロコン
ピュータ４とコネクタ８との間には信号絶縁回路９が接
続してあり、マイクロコンピュータ４とコネクタ８との
間において信号線および電源線を信号絶縁回路９によっ
て電気的に遮断するように構成しである。６はマイクロ
コンピュータ４の一部を構成するＲＡＭを、７ＡはＲＯ
Ｍ装置５人のデータの読み取９を指示する指示スイッチ
であυ、ｌｏはたとえば被調整電子機器ｌとの接続のた
めのコネクタである。
信号絶縁回路９はたとえば第３図（ｂ）に示した如く構
成しである。１４はＲＯＭ装置５Ａ用の電源装置でｈ
り 、４ ｓはマイクロコンピュータ４の一部を構成す
るＣＰＵである。ＣＰＵ４−１のパスラインは３ステー
トバッファ９−５および９−６を介しである。ＣＰＵ４
−１からのメモリーリード信号およびアドレスデー５夕
はデコーダ９−３に供給し、デコーダ９−３の出力は３
ステートバッファ９−５および９−６に制御信号として
供給するとともにリレー駆動回路９−２にリレー駆動制
御信号として供給しである。
成しである。１４はＲＯＭ装置５Ａ用の電源装置でｈ
り 、４ ｓはマイクロコンピュータ４の一部を構成す
るＣＰＵである。ＣＰＵ４−１のパスラインは３ステー
トバッファ９−５および９−６を介しである。ＣＰＵ４
−１からのメモリーリード信号およびアドレスデー５夕
はデコーダ９−３に供給し、デコーダ９−３の出力は３
ステートバッファ９−５および９−６に制御信号として
供給するとともにリレー駆動回路９−２にリレー駆動制
御信号として供給しである。
上記から明らかな如く信号絶縁回路９はリレー９−１１
リレ一駆動回路９−２、デコーダ９−３．３ステートバ
ッファ９−５．９−６からなっている。
リレ一駆動回路９−２、デコーダ９−３．３ステートバ
ッファ９−５．９−６からなっている。
以上の如く構成した本発明の一実施例の作用を第４図の
フローチャートにしたがって説明する。
フローチャートにしたがって説明する。
コネクタ１１をコネクタ８に装着することによりＲＯＭ
装置５人はパスラインに接続された状態になる。この状
態でプログラムをスタートさせ、指示スイッチ７人を閉
成してデータの読み込み指示をする（ステップａ）。指
示スイッチ７人によるデータの読み指示があったときに
は、ＣＰＵ４−１ はリード信号および信号絶縁回路９
に割り当てであるアドレスデータを出力する。このアド
レスデータはデコーダ９−３によってデコードされかつ
リード信号によりゲートされて、３ステートバッファ９
−５、および９−６は導通状態に制御されるとともに、
リレー駆動回路９−２はリレー９−１を励磁してリレー
接点は閉成される。この状態は信号絶縁回路９の絶縁状
態が解除された状態であって、ＣＰＵ４−１とコネクタ
８とのパスラインは閉成された状態になり、かつＲＯＭ
装置５人に電源電圧が供給されてＲＯＭ装置５Ａは動作
状態になる（ステップｂ）。
装置５人はパスラインに接続された状態になる。この状
態でプログラムをスタートさせ、指示スイッチ７人を閉
成してデータの読み込み指示をする（ステップａ）。指
示スイッチ７人によるデータの読み指示があったときに
は、ＣＰＵ４−１ はリード信号および信号絶縁回路９
に割り当てであるアドレスデータを出力する。このアド
レスデータはデコーダ９−３によってデコードされかつ
リード信号によりゲートされて、３ステートバッファ９
−５、および９−６は導通状態に制御されるとともに、
リレー駆動回路９−２はリレー９−１を励磁してリレー
接点は閉成される。この状態は信号絶縁回路９の絶縁状
態が解除された状態であって、ＣＰＵ４−１とコネクタ
８とのパスラインは閉成された状態になり、かつＲＯＭ
装置５人に電源電圧が供給されてＲＯＭ装置５Ａは動作
状態になる（ステップｂ）。
ついでＣＰＵ４−１はパスライン、３ステートバッファ
９−５を介してＦＬＯＭ装置５Ａに対して割り当てであ
るアドレスデータおよびリセット信号を出力する。この
アドレスデータおよびリセット信号を受けたデコーダ１
２−２はフリップ７０ツブ１２−１をリセットする。こ
のリセットによりフリップ７０ツブ１２−１は初期状態
に設定された状態となる。ついでＣＰＵ４−１はＲＯＭ
装置５Ａに対して割り当てであるアドレスデータおよび
セット信号を出力する。このアドレスデータおよびセッ
ト信号を受けたデコーダ１２−２はフリップフロップ１
２−１をセットする。そこでフリップフロップ１２−１
のＱ出力は低電位状態から高電位状態になり、Ｑ出力の
高電位状態は保持される。フリップフロップ１２−２の
Ｑ出力は３ステートバッファ９−６を介してＣＰＵ４−
１に供給され、ＣＰ Ｕ ４−１はフリップフロップ１
２−２のこのＱ出力を読み取ることによりＲＯＭ装置５
Ａが接続されていることを確認する（ステップＣ）。
９−５を介してＦＬＯＭ装置５Ａに対して割り当てであ
るアドレスデータおよびリセット信号を出力する。この
アドレスデータおよびリセット信号を受けたデコーダ１
２−２はフリップ７０ツブ１２−１をリセットする。こ
のリセットによりフリップ７０ツブ１２−１は初期状態
に設定された状態となる。ついでＣＰＵ４−１はＲＯＭ
装置５Ａに対して割り当てであるアドレスデータおよび
セット信号を出力する。このアドレスデータおよびセッ
ト信号を受けたデコーダ１２−２はフリップフロップ１
２−１をセットする。そこでフリップフロップ１２−１
のＱ出力は低電位状態から高電位状態になり、Ｑ出力の
高電位状態は保持される。フリップフロップ１２−２の
Ｑ出力は３ステートバッファ９−６を介してＣＰＵ４−
１に供給され、ＣＰ Ｕ ４−１はフリップフロップ１
２−２のこのＱ出力を読み取ることによりＲＯＭ装置５
Ａが接続されていることを確認する（ステップＣ）。
ステップＣにおいてＲＯＭ装置５Ａが接続されているこ
とを確認したときは、ＣＰＵ４−１はＲＯＭ１３に記憶
されているデータを順次読み取り、ＲＡＭ６内に転送さ
せ（ステップｄ）、ステップｄをＲＯＭ１３内の記憶デ
ータの読み取りが終了するまで継続する（ステップｅ）
。ＲＯＭ１３内の記憶データの読み取りが終了したとき
はＣＰＵ４−１は信号絶縁回路９に割り当てたアドレス
データおよび読み取り終了信号をデコーダ９−３に出力
する。この信号を受けてデコーダ９−３は３ステートバ
ッファ９−５．９−６を高インピーダンス状態に制御し
、かつリレー駆動回路９−２を介してリレー９−１を非
励磁状態に制御しリレー接点を開放する（ステップｆ）
。ステップｆの状態は信号絶縁回路９が絶縁された状態
であり、指示スイッチ７によるデータの読み取り指示が
なされない状態に戻ることになる。
とを確認したときは、ＣＰＵ４−１はＲＯＭ１３に記憶
されているデータを順次読み取り、ＲＡＭ６内に転送さ
せ（ステップｄ）、ステップｄをＲＯＭ１３内の記憶デ
ータの読み取りが終了するまで継続する（ステップｅ）
。ＲＯＭ１３内の記憶データの読み取りが終了したとき
はＣＰＵ４−１は信号絶縁回路９に割り当てたアドレス
データおよび読み取り終了信号をデコーダ９−３に出力
する。この信号を受けてデコーダ９−３は３ステートバ
ッファ９−５．９−６を高インピーダンス状態に制御し
、かつリレー駆動回路９−２を介してリレー９−１を非
励磁状態に制御しリレー接点を開放する（ステップｆ）
。ステップｆの状態は信号絶縁回路９が絶縁された状態
であり、指示スイッチ７によるデータの読み取り指示が
なされない状態に戻ることになる。
また、ステップＣにおいて７リツプフロツグ１２−１の
Ｑ出力が所定時間内に高電位とならないときは、図示し
ていないたとえば不接続状態表示ランプを点灯する等の
、不接続表示をなしくステップｇ）、ついでステップｆ
を実行する。
Ｑ出力が所定時間内に高電位とならないときは、図示し
ていないたとえば不接続状態表示ランプを点灯する等の
、不接続表示をなしくステップｇ）、ついでステップｆ
を実行する。
以上説明した如く本発明によれば接続確認手段をＲＯＭ
装置に設けるとともに、ＲＯＭ装置が接続されるパスラ
イン端部とデータ取り込み装置との間を電気的に遮断、
非遮断状態に制御する信号絶縁手段をパスライン中に設
け、少なくとも接続確認手段からの信号とＲＯＭ装置の
記憶内容を読み込むとき信号絶縁手段をしてパスライン
を電気的非遮断状態に制御するため、ＲＯＭ装置がパス
ラインに接続されていないとき、パスライン端部とデー
タ取り込み装置との間は電気的に遮断された状態になり
、パスライン端部に金属物が触れた場合にもデータ取り
込み装置側に影響を与えるようなことはなくなる。また
ＲＯＭ装置をパスラインに接続したり、接続をはずした
りする場合も電源を遮断する必要はなくなりデータ取り
込み装置側の動作を一旦中止したりする必要もない。ま
た、むき出し状態になっているパスラインから不要輻射
電波が発射されるようなことも無くなる。またＲＯＭ装
置の接続が確認できるため、Ｒ，０Ｍ装置の非接続のと
きデータ取り込み装置がＲＯＭ装置の記憶内容の読み取
り動作をすることも禁止できる。またＲＯＭ装置内には
ＲＯＭが装着されているため誤操作により記憶データが
損傷されるようなこともなくなる。
装置に設けるとともに、ＲＯＭ装置が接続されるパスラ
イン端部とデータ取り込み装置との間を電気的に遮断、
非遮断状態に制御する信号絶縁手段をパスライン中に設
け、少なくとも接続確認手段からの信号とＲＯＭ装置の
記憶内容を読み込むとき信号絶縁手段をしてパスライン
を電気的非遮断状態に制御するため、ＲＯＭ装置がパス
ラインに接続されていないとき、パスライン端部とデー
タ取り込み装置との間は電気的に遮断された状態になり
、パスライン端部に金属物が触れた場合にもデータ取り
込み装置側に影響を与えるようなことはなくなる。また
ＲＯＭ装置をパスラインに接続したり、接続をはずした
りする場合も電源を遮断する必要はなくなりデータ取り
込み装置側の動作を一旦中止したりする必要もない。ま
た、むき出し状態になっているパスラインから不要輻射
電波が発射されるようなことも無くなる。またＲＯＭ装
置の接続が確認できるため、Ｒ，０Ｍ装置の非接続のと
きデータ取り込み装置がＲＯＭ装置の記憶内容の読み取
り動作をすることも禁止できる。またＲＯＭ装置内には
ＲＯＭが装着されているため誤操作により記憶データが
損傷されるようなこともなくなる。
第１図は記憶データ転送方式の利用例を示すブロック図
。 第２図は本発明の一実施例を示すブロック図。 第３図（ａ）および（ｂ）は本発明の一実施例における
接続確認回路のブロック図および信号絶縁回路のブロッ
ク図。 第４図は本発明の一実施例の作用説明に供するフローチ
ャート。 ２人・・・データ取り込み装置としての測定器、４・・
・マイクロコンピュータ、５Ａ・・ＲＯＭ装置、６・・
・ＲＡＭ、７Ａ・・指示スイッチ、８．１０および１１
・・・コネクタ、９・・・信号絶縁回路、１２・・・接
続確認回路、１３・・・ＲＯＭ、４−１・・ＣＰＵ、９
−ｓ・・・リレー、９−２ ・リレー駆動回路、９−３
および１２−２９１．デコーダ、９−５および９−６・
・３ステートノくツファ、１２−１・・・フリップフロ
ップ。 特許出願人 トリオ株式会社 代理人弁理土砂 子 信 夫 第 １ 図 第 ２ 図 第 ３ 図 Ｃａ） （１））
。 第２図は本発明の一実施例を示すブロック図。 第３図（ａ）および（ｂ）は本発明の一実施例における
接続確認回路のブロック図および信号絶縁回路のブロッ
ク図。 第４図は本発明の一実施例の作用説明に供するフローチ
ャート。 ２人・・・データ取り込み装置としての測定器、４・・
・マイクロコンピュータ、５Ａ・・ＲＯＭ装置、６・・
・ＲＡＭ、７Ａ・・指示スイッチ、８．１０および１１
・・・コネクタ、９・・・信号絶縁回路、１２・・・接
続確認回路、１３・・・ＲＯＭ、４−１・・ＣＰＵ、９
−ｓ・・・リレー、９−２ ・リレー駆動回路、９−３
および１２−２９１．デコーダ、９−５および９−６・
・３ステートノくツファ、１２−１・・・フリップフロ
ップ。 特許出願人 トリオ株式会社 代理人弁理土砂 子 信 夫 第 １ 図 第 ２ 図 第 ３ 図 Ｃａ） （１））
Claims (1)
- 半導体読み出し専用記憶装置が装着されかつノ（スライ
ンに着脱自在に接続されるＲＯＭ装置と）（スラインに
接続されたＲＯＭ装置の記憶内容を読み込むデータ取り
込み装置とを備えＲＯＭ装置の記憶内容をデータ取り込
み装置に転送する記憶データ転送方式において、Ｒ，０
Ｍ装置がパスラインに接続された信号を出力する接続確
認手段をＲＯＭ装置に設け、ＲＯＭ装置が接続されるパ
スライン端部とデータ取り込み装置との間を電気的に遮
断、非遮断状態に制御する信号絶縁手段をパスライン中
に設け、少なくとも接続確認手段からの信号とＲＯＭ装
置の記憶内容を読み込むとき信号絶縁手段をしてパスラ
インを電気的非遮断状態に制御することを特徴とする記
憶データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020845A JPS60167049A (ja) | 1984-02-09 | 1984-02-09 | 記憶デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020845A JPS60167049A (ja) | 1984-02-09 | 1984-02-09 | 記憶デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60167049A true JPS60167049A (ja) | 1985-08-30 |
| JPH0218741B2 JPH0218741B2 (ja) | 1990-04-26 |
Family
ID=12038412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59020845A Granted JPS60167049A (ja) | 1984-02-09 | 1984-02-09 | 記憶デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167049A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298515A (ja) * | 1987-05-29 | 1988-12-06 | Hitachi Maxell Ltd | 半導体メモリカ−トリツジの制御装置 |
| JPH01159717A (ja) * | 1987-12-16 | 1989-06-22 | Fujitsu Ltd | 電子装置の電波放出防止方式 |
| JPH03248249A (ja) * | 1990-02-27 | 1991-11-06 | Mitsubishi Electric Corp | Ｉｃメモリカード |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519351A (ja) * | 1974-07-12 | 1976-01-26 | Hitachi Ltd | |
| JPS54120542A (en) * | 1978-03-13 | 1979-09-19 | Toshiba Corp | Hot-line insertion-extraction part |
| JPS5794845A (en) * | 1980-12-03 | 1982-06-12 | Canon Inc | Electronic device |
-
1984
- 1984-02-09 JP JP59020845A patent/JPS60167049A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519351A (ja) * | 1974-07-12 | 1976-01-26 | Hitachi Ltd | |
| JPS54120542A (en) * | 1978-03-13 | 1979-09-19 | Toshiba Corp | Hot-line insertion-extraction part |
| JPS5794845A (en) * | 1980-12-03 | 1982-06-12 | Canon Inc | Electronic device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298515A (ja) * | 1987-05-29 | 1988-12-06 | Hitachi Maxell Ltd | 半導体メモリカ−トリツジの制御装置 |
| JPH01159717A (ja) * | 1987-12-16 | 1989-06-22 | Fujitsu Ltd | 電子装置の電波放出防止方式 |
| JPH03248249A (ja) * | 1990-02-27 | 1991-11-06 | Mitsubishi Electric Corp | Ｉｃメモリカード |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0218741B2 (ja) | 1990-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0603374B1 (en) | Computer-controlled circuit breaker arrangement with circuit breaker having identification circuit | |
| US6246928B1 (en) | Electrical interruption device comprising a communication module | |
| JP2988918B1 (ja) | 電子機器の複数バッテリパックの監視システム | |
| JPS60167049A (ja) | 記憶デ−タ転送方式 | |
| KR960014975B1 (ko) | 내장스타회로를 포함하는 장치 및 통신장치 | |
| JP3545659B2 (ja) | プログラム更新方法および通信端末装置 | |
| EP0647044A2 (en) | Communication controller and communication control method | |
| FI92448C (fi) | Järjestelmä jännitteen järjestämiseksi useaan sähköisen yksikön yhteiseen jännitelinjaan | |
| JP3480704B2 (ja) | リモート電源制御回路 | |
| JPH0693692B2 (ja) | ループ型ローカルエリアネットワークの集線装置 | |
| CA2410874C (en) | Dual redundancy system for electronic detonators | |
| US7200510B2 (en) | Measurement control apparatus including interface circuits | |
| JPH0226839B2 (ja) | ||
| JPS60138487A (ja) | タイマ−システム | |
| JP2893015B1 (ja) | ブレーカの電気操作装置 | |
| JPH0792218A (ja) | データ通信装置の断線検出方法とその断線検出機構及び回線コネクタ | |
| JP2898024B2 (ja) | 入出力ターミナル | |
| JPH0543552Y2 (ja) | ||
| JPH10294686A (ja) | 無線機 | |
| JPH03104458A (ja) | ケーブルコネクタ接続装置 | |
| Shepherd et al. | A new microprocessor relay for overhead line SCADA applications | |
| JP3024582B2 (ja) | 信号伝送回路 | |
| JP3163521B2 (ja) | 通信ケーブルの断線自動復旧システム | |
| JP2772250B2 (ja) | 遠隔制御用端末器 | |
| JPS59225647A (ja) | 自動電源制御装置 |