JPS63219078A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は画像処理装置に関する。

原稿画像を複製する複写装置が広く利用されているわし
かし、この徨の複写装置では、単に原稿と同一の画像を
複製する、原稿の画像を縮小成いは拡大して複製する、
画像濃度を変化させる等の画像処理しかできない。また
、原稿画像を電気信号として読みとり、この電気信号化
された画像情報を電気的に処理することによって、先に
述べた機能に加えて原稿の一部分′ｔ−抜き出して複製
する、複数の画像を合成する、或いは原稿の一部分のみ
の画像濃度を変化させる等の画像処理を行なうことので
きる画像処理装置が提案されている。しかし、この樫の
画像処理装置は多くの機能を持つに従って、装置が複雑
になり利用者°もその装置に慣れた人に限られてしまう
。また、画像処理時間も多くかかつてしまい利用者には
不便である。

本発明は以上の点に鑑み、簡単な操作によって且つ、高
速に画像処理の出来る画像処理装置を提供することを目
的とする、 第１−１図に本発明による画像処理装置の一実施例の構
成を示す。ｌは原稿画像を光電変換して読取るＣＯＤ等
のラインセンサを有したリーダ部、２はリータ゛部１か
らシリアルに出力される電気信号化された原稿の画像情
報を所定の大きさの原稿−秋分を単位として記憶する半
導体ダイナミックメモリで構成されるバッファメモリ、
３はバッファメモリ２に記憶されシリアルに出力される
画像情報により紙の如くの記録材に画像形成するレーザ
ビームプリ、／夕よりなるプリンタ部、４はページメモ
リ２に記憶された画像情報を全て或いは一部格納するデ
ィスクメモリで、ディスクメモリ４からバッファメモリ
２への画像情報の転送も行なわれる。又ディスクメモリ
４は画像処理情報も記憶する。５はリーダ部１から出力
される画像情報、バッファメモリ２に記憶された画像情
報及びディスクメモリ４に格納された画像情報を画像処
理する画像処理部、６は利用者が画像処理部５へ画像処
理のだめの処理情報を入力するデジタイザ、７はデジタ
イザ６により入力された処理情報を表示し、利用者に対
話型式で処理情報の入力或いは修正等を容易に行なわせ
るため、のＣＲＴ、９は画像情報のＤＭＡ転送を制御す
るＤＭＡコントローラである。また、バッファメモリ２
とディスクメモリ４と画像処理部５をまとめて画像処理
制御部１２とする。実施例の装置の斜視図を＠１−２図
に示す。１０はバッファメモリスディスクメモリ４、画
像処理部５を有した画像処理制御部１２とリーダ部ｌと
プリンタ部３に−よって構成される画像処理ユニット、
１１はデジタイザ６とＣＲＴ７によって構成される画像
処理情報形成ユニットである。

第２図にデジタイザ６の斜視図を示す。

６はデジタイザ本体、８はスタイラスペンであり、スタ
イラスベア８でデジタイザ６上を指示すると、デジタイ
ザ６上の指示された点の座憚情報が画像処理部５に送ら
れ、画像処理部５ではこの座標情報に対応した画像処理
情報が認識される。デジタイザ６の領域６−１はアルフ
ァベット、数字及び文字列コマンド群を入力するために
設けられた入力部であり、斜線の領域６−２は原稿ある
いは記録材を載置する用紙載置位置である。

第３図にデジタイザ６の整面の詳細図を示す。

本実施例では説明を簡単にするためＡ４サイズの原稿及
び記録材を用いた場合について述べる。

斜線で示す用紙載置位置６−２はＡ４サイズに対応して
いて、用紙は載置基準６−３に合わせて載置する。これ
によりデジタイプ６上の用紙載置位置６−２とバッファ
メモリ２に記憶された画像情報が１対１の対応関係をも
つことになる。例えばバックアメモリ２に記憶された原
稿画像の一部分を抜き出したい場合、その抜き出し位置
は、この原稿デジタイザ６に載置し、スタイラスベア８
で実際に原稿上のその位置を指示することによって指示
できる。入力部６−１には前述した様に数字、アルファ
ベット及び文字列コマンド群が図のように区域分けされ
て設けられている。例えばｒＤＪを入力したい場合には
スタイラスペン８でｒＤＪが囲まれている部分を指示す
ることによってなる。

第４図にＣＲＴ７の画面構成を示す。

ＣＲＴ７は本実施例ではＮＥＣ製の１２インチカラーテ
レビ（Ｊ　Ｃ−１２０２ＤＨ）である。画面上の領域？
−１はＡ４サイズに対応した入力画像領域を示し、地色
は白色でデジタイザ６で指示された領域７−４は緑色で
表示する。領域７−２はＡ４サイズに対応した出力画像
領域を示し、地色は青色でデジタイザ６″′Ｃ指示され
た領域７−５は赤色で表示する。領域７−３はデジタイ
ザ６から入力された処理情報を表示するアプリケーショ
ンバッファであり、領域７−６は完成されたアプリケー
ションを表示するテキストバッファである。

以下に本実施列の画像処理装置の操作方法について述べ
る。本装置の動作の概略は、リーダ部１が読取られた画
像情報に所望の画像処理を行いプリンタ部３により出力
させるものである。

ことにおいて画１象処理のための処理情報はデ″ジタイ
ザ６によりＣＲＴ７の領域７−３と対話しなから予じめ
プログラムとしてディスクメモリ桶 ４に記憶させ、この記憶させた処理体軸に従って画像処
理が行なわれる。この画像処理のだめのプログラムをア
プリケーションファイルと定義する。また、画像処理能
５には複数のアプリケーションファイルを格納すること
が出来、一つ一つのアプリケーションファイルには各々
２桁の数字或いは６文字のアルファベット、数字及びブ
ランクの組合せの２通りの方法によるファイル名が付け
られる。

一方、処理情報に従ってバッファメモリ２からディスク
メモリ４に転送され格納される画像情報をイメージファ
イルと定義する。ディスクメモリ４は複数のイメージフ
ァイルを格納するので、このイメ、−シフアイルにも２
桁の数字或いは６文字のアルファベット、数字及びブラ
ンクの組合せの２通りの方法によるファイル名が各々に
付けられる。尚、この２種のファイルは格納時に消去可
能か不可かを指示することが出来る。つまり県」を入力
した時は消去不可剛を入力した時は消去可能を示す。

次に、デジタイザ６から入力される画像処理のためのコ
マンドの定義を示す。コマンドの型式を第５図に示す。

ａはコマンド文字、ｂはパた数字、アルファベット及び
ブランクの組合せによるパラメータで定着される。但し
パラメータｂはコマンドによっては不用の場合もある。

以下パラメータの種類を説明する。

〔画質に関するパラメータ〕

画質に関しては、ハーフトーン指定及びエツジ強調の画
像処理ができる。ハーフトーン指定の場合は原稿の読取
９時にディザ処理をするわけだが、このデ、イザパター
ンを８種類設け「月「２」・・・「８」の数字をデジタ
イザ６の入力部６−１で入力することでハーフトーンの
−さを定着スル。ま斥ハーフトーン指定を行なわないと
きは＠を入力する。またエツジ強調の場合にはデジタイ
ザ６の入力部６−１でｒＥＪを入力し、そうでない場合
は「＠」を入力する。

〔座標に関するパラメータ〕

画像の抜き出し位置や移動位置を示す座標に関してはポ
ジションとサイズの２つのパラメータがある。こ−れら
のパラメータの入力はデジタイザ６の用紙載置位置６−
２の所望位置をスタイラスペア８で指示することによっ
て入力され、前述した如（ＣＲＴ　？上に地色とは異な
った色で領域表示されると同時に、ＣＲＴ７の領域７−
３に具体的な３桁の数字（＋ｎ単位）で表示される。ポ
ジションなるパラメータは、所望位置のを示す。

「バッファメモ、す２への転送に関するパラメータ」 前述した様に、バッファメモリ２にはリーダ部から原稿
の画像情報と、ディスクメモリ４からの画像情報が入力
される。これらの画像情報を合成する場合はデジタイザ
６上で［ＯＪを入力し、そうでない場合は「＠」を定義
する。

以下に１文字コマンドの種類を説明する。これらはデジ
タイザ６の領域６−１の入力部の各文字をスタイラスペ
ンで指示することによって入力される。

ｏＭ−・・バッファメモリ２のクリア ｏｐ・・・イメージファイルのクリア ｏＲ・・・原稿の読取り ｏ　ｐ−−−プリンタ部の出力 ＯＬ・・・イメージファイルをページメモリ２にロード Ｏ８・・・バックアメモリ２内の画像情報をディスクツ
メモリ４に゛格納 ｏ　ｇ　−７プリケーシヨンフアイルの実行ＧＷ・・・
実行中のアプリケーションファイルｔ−一時中断 ＯＱ・・・実行中のアプリケーションファイルヲ中止 ＯＡ・・・イメージファイルのライトプロテクトの指定
変更 ｏ１３・・・アプリケーションファイルのライトプロテ
クトの指定変更 ＯＴ・・・アプリケーションファイルを画像処理部から
転送してテキストバッファに表示 次に文字列コマンドの種類を説明する。

「ＡＰＣ転送」・・・ＣＲＴ７の領域７−３のアプリケ
ーションバッファの処理情報を画像処理部５へ転送し、
記憶させる。

「ＴＥＸ転送」・・・テキストバッファの内容を画、像
処理部５へ転送する。

１’−ＥＤＩＴｊ・・−ＣＲＴ？上のカーソルを領域７
−３のアプリケーションバッファに移動する。

［ＥＸＩＴＪ−・・［ＥＤＩＴＪ　　、ｌ’−ＴＲＡＣ
ＥＪ。

［ＰＯ８Ｉ、Ｔｌ０ＮＪ　、　［５ＩＺＥＪＯ解除。

１’−Ｔ　ＲＡ　ＣＥｌ・・・アプリケーションファイ
ルの内容金ＣＲＴ７に表示する。

［ＥＮＴＥＲＪ・・・テキストバッファの内容をアプリ
ケーションバッファへ移ス。

「ＤＥＬＥＴＥＪ・・・カーソル上の文字を消去する。

「ｃＬＲＬＩＮＥＪ・・・　ＣＲＴ７の領域７−３をク
リアする。

「←」・・・カーソルを左に１つ移動する。

「→」・・・カーソルを右に一つ移動する。

「画面クリア」・・・ＣＲＴ７の領域７−１及び７−２
をクリアする。

ＩＰＯ８ＩＴＩＯＮＪ・・・ポジション入力指定。

［Ｓ　Ｉ　Ｚ　Ｅｌ・・・サイズ入力指定　。

以上のパラメーター、−文字コマンド及び文字列コマン
ドを用いた画像処理例を第６図を用いて説明する。この
画像処理は９で示す１枚目の原稿のｎｌなる領域−とｂ
で示す２枚目の原稿のｎ２なる領域の画像情報を抜き出
して、Ｃで示す様に並び変、えて一覧表を作成するもの
である。（向この画像処理をプログラムしたアプリケー
ションファイルのファイル名をＯｌとするう）以下、ア
プリケーションファイルの作成手順を示す。

■１１枚目原稿ａをデジタイザ６の用紙載置位置６−２
に載置する。

■ｒＯＪ　　ｒｌＪを指示。・・・アプリケーションフ
ィル塩を０１とする。

■「Ｒ」を指示。・・・原稿を読取りノ（ラフメモリ２
に記憶する。

■ｒｓｊ　　ｒｃＪ　　ｒＯＪ　　ｒｌＪを指示。・・
・原稿ａ格納する。

０「）」　　　　　　　　　　　　　・・・イメージフ
ァイル０１に関するパラメータ入力完 了。

＠デジタイザ６の用紙載置位置６−２から原稿ａを取り
除き、原稿すを載置する。

■ｒＲＪ・・・原稿を読取りバックアメモリ　２に記憶
する。

［株］ｒｓＪ　　ｒ（Ｊ　　ｒＯＪ　　ｒ２Ｊ・・・原
稿すの抽出するｎ２領域の画像情報をファイル名０２の
イヒ メージファイル中してディスクメモリ４に格納する。

＠「）」・・・イメージファイル０２に関するパラメー
ター人力完了。

■デジタイザ６の用紙載置位置６−２から原稿すを取り
除き、記録材Ｃを載置する。

Φｒｔ、Ｊ　　ｒ（Ｊ　　ｒｏＪ　　ｒａＪ・・・ファ
イル名０３のイメージファイル（中身は０）をバッファ
メモリ２へ格納。

＠ｒ＠ＪｒＮ・・・バッファメモリ１内に既に格納され
ている画像情報に代えてファイル名０３の画像情報を格
納。

ΦｒＬＪ　　ｒ（Ｊ　　ｒｏＪ　　ｒｔＪ・・・ファイ
ル名Ｏ１のイメージファイルをバックアメモリ２ヘロー
ド。

■ｒＯＪ・・・バッファメモリ２内に既に格納されてい
る画像情報に重ねて記憶。

＠「）」・・・パラメータ入力完了。

＠ｒＬＪ　ｒｃＪ　　ｒｏＪ　ｒ２Ｊ・・・ファイル名
０２のイメージファイル°をバックアメモリ２ヘロード
。

■「０」・・・バックアメモリ２内に既に格納されてい
る画像情報に重ねて格納。

Φ「ＥＸ　Ｅ　ＴＪ　　　　　　” ■「υ・・・パラメータ入力完了。

■ｒＰＪ　　ｒ（＝Ｊ　　ｒ５Ｊ　　ｒ）Ｊ・・・プリ
ント枚数を５枚と設定。

＠「ＡＰｃ転送」・・・以上■〜■によって形成された
アプリケーションファイルを画像処理部５へ転送。ディ
スクメモリ４に記憶。

以上の処理情報はデジタイザ６上をスタイラスペン８に
よって指示することによって形成される。つまり任意の
画像を抜き出し及び画像合成のための位置を指示するこ
とと１０画像を読取り る画像処理を行なわせるコマノド情報とが同一のデジタ
イザ６上で入力出来る。従って、画像処理情報の形成が
同一手段によって容易に行なえることになる。またζ以
上の様に形成された画像情報はＣＲＴ７のアプリケーシ
ョンバッファ７−３に表示六れる。第７図にこれを示す
。

第７図中四角形で示した位置には、デジタイザ６上の用
祇載置位ｆｉ１６−２をスタイラスペン８で指示するこ
とによって入力されたＩ座標情報がＸ方向及びＹ方向各
々３ケタの数字（単位１１１４で表示されている。例え
ば第６図の原稿ａのＡ点がＸ座標９８１１１Ｙ座標６３
１１ｍの位置で、Ｂ点がＡ座標からＸ方向２３１１１１
Ｙ方向へ５４１１１とすると、第７図の１行目は、 ０１　Ｒ８（０１０９８０６３０２３０５４）Ｒ８・・
・・・・となる。

ここでこのファイル名Ｏ１のアプリケーションファイル
による装置の動作を要約すると、以下の様になる。

まず、第６図ａで示した１枚目Ｑ原稿をリーダ部１で読
取り、バックアメモリ２へ格納し、その格納された画像
情報からｎｌなる画像情報をディスクメモリ４にＯｌな
るファイル名をもって格納する。次に第゛６図すで示し
た２枚目の原稿をリーグ部１で読取り、バッファメモリ
２へ格納し、その、格納された画像情報からｎ２なる画
像情報をディスクメモリ４に０２なるファイル名をもっ
て格納する。その後、ディスクメモリ４からファイル名
０３なるイメージファイ画像であり、このイメージファ
イルをバックアメモリ２に転送することによってバッフ
ァメモリ２のオールクリアとなる。）シ、ファイル名Ｏ
１のイメージファイルをバックアメモリ２０ｍ１領域へ
、ファイル名０２のイメージファイルをバッファメモリ
２０ｍ２領域へ転送し格納する。これによってバッファ
メモリ２内には画田 像情報ｎｌ、ｎ２が第６Ｃの様に配置された１ペ一ジ分
の画像情報が形成されてい、る。そしてバッファメモリ
２内の内容を全てプリンタ部３に出力し、プリンタ部３
で５″＆の記録材に記録する。また、デジタイザ６で最
後に指示された「ＡＰＣ転送」によって以上の画像処理
のためのアプリケーションファイルがファイル名Ｏ１を
もってディスクメモリ４に記憶された。

このようにディスクメモリ４に記憶された処理情報（ア
プリケーションファイル）を用いて実際に画体処理装置
を駆動させる場合、その駆動開始指令は第１−２図に示
す画像処理ユニット１０に設けられている操作部１３か
ら入力される。第８図に操作部１３の詳細図を示す。１
３−１はアプリケーションファイル名を表示する２桁の
表示器、１３−２はプリンタ部３でプリントさせる所望
枚数を表示する枚数表示器、１３−３は数値設定のため
のキーボードで、ファイル名及び所望プリント枚数の設
定に用いる。１３−４はキーボード１３−３で設定され
た数値を入力するためのエンターキー、１３−５は画像
処理を開始させるエクスキュートキー、１３−６は実行
中の画像処理を中断させるストップキーでこのストップ
キー１３−６が押されると、その時点で動作中の作業を
完了した後、装置をスタンバイ状態にさせる。１３−７
〜１３−１２は画像処理ユニット１０の装置状態を表示
するう７１群であり、１３−７はキーボード１３−３か
ら入力され表示器１３−１で表示されたアプリケーショ
ンファイルがディスクメモリ４に記憶されていないこと
を示すう／プ。１３−８はプリンタ部３の記録材供給系
における紙づまりの発生を示すランプ。１３−９は原稿
を自動的にリーダ部１へ搬送し、その読取り後排出する
自動原稿送り装置を用いた場合に、その装置内での原稿
の紙づまりの発生を示すランプ、１３−１０はプリンタ
部３の記録材がなくなったことを示すランプ、１３−１
１はプリンタ部３の現像剤の補給時期を示すランプ、１
３−１２は装置がスタンバイ状態にないことを示すラン
プ、以上のランプのうちう／ブ１３−１１以外の５個の
ランプが１個以上点燈している場合、た、装置の作動中
に上記５個のランプカ一点燈した場合は、その時点で動
作を完了した後装置は停止する。

次に、前述の様に形成されディスクメモリ４に記憶され
てい・るアプリケーションファイルをもとに、画像処理
を行なう操作例を示す。尚、例としてファイル名２３の
アプリケーションファイルの画像処理を行ない５枚のプ
リントを得る場合である。画像処理に関する処理情報は
ディスクメモリ４にアプリケーションファイルとして記
憶されているので、この場合はファイル名２３のアプリ
ケーションファイルをディスクメモリ４から呼びだし、
画像処理部のシーケンスＲＡＭに転送し、更に所望プリ
ント枚数５を設定することと、リーグ部ｌに原稿をセッ
トすることだけの操作が必要である。又、本装置は利用
者へキー人力の手順を装置側から与えるようになってい
る。つまり、アプリケーションファイルのファイル名を
入力する場合、仲、アプリケーション名の表示器１３−
１が点滅しプリント枚数の入力の場合はプリント枚数表
示器１３千 −２が点滅し、入力を利用者に促す。以上にその様子を
述べる。

１、　アプリケーションファイル名を示す表示器１３−
１が「ＱＯ」表示で点滅している。

２　利用者はキーボード１３−３においてファイル名の
「２」　「３」を押す。

＆　表示器１３−１が「２３」を点滅表示している。

４、　利用者は［ＥＮＴＥＲＪキー１３−４を押す。

＆　表示器１３−１は点滅をやめ「２３」を表示、同時
にプリント枚数表示器＃１３−２が「００」表示で点滅
している。

６、　利用者はキーボード１３−３においてプリント枚
数「５」を押す。

７、　表示器１３−２が「５」を点滅表示している。

ａ　利用者は「ＥＮＴＥＲＪキー１．．３−４を押す。

９、　表示器１３−２は点滅をやめ「０５」を表示。

６、　　［Ｅ　Ｘ　ＣＵ　Ｔ　Ｊキー１３−５を押す。

７、　装置が動作を開始する。

この様にディ、スフメモリ４に既に記憶されているアプ
リケーションファイルによって画像処理を行なう場合は
、デジタイザ６及びＣＲＴ７によって構成される画像処
理情報形成ユニットを必要とせずに、画像処理を行なう
ことができる。

第９図に本実施例の回路のブロック図を示す。

１はリーダ部、３はプリンタ部、６はデジタイザ、７は
ＣＲＴ、１２は第１−１図のバッファメモリ２とディス
クメモリ４と画像処理部５とＤＭＡコントローラ、９を
主な構成要素とする画像処理制御部である。

マ 画像処理制御部１２内にはχルナバス１２−１０が設け
られている。マルチパス１２−１０は一般的は標準バス
である。このゴルチバス１２−１０の使用権を取得し、
他の回路ブロックを制御することのできる回路ブロック
をマスク機能ブロック、そうでないものをスレーブ機能
ブロックと呼ぶとすると、マルチパス１２−１０に接続
している４回路ブロックつまりＣＰＵ回路ブロック１．
２−１．ＤＭＡコントローラ９゜半導体バックアメモリ
を具備するバッファメモリ回路ブロック１２−３リーダ
＆プリンタシーケンスコントローフ１２−４（ＤうちＣ
ＰＵ１２タシーケンスコントローラ１２−４がスレーブ
機能ブロックである。この４回路ブロックは各々マルチ
パスライン１２−１２　、１２−１３　。

１２−１４　、１２−１５でマルチパス１２−１０に接
続している。１２−１６〜１２−２０はＤＭＡコントロ
ーラ９、リーグ＆プリンタシーケ／スコントローラ１２
−４、ディザコントローラ１２−９、シフトメモリ１２
−５、バッファメモリ回路ブロック１２−３からＣＰＵ
回路ブロック１２−１へ入力される割込みラインである
。１２−２１．１２−２２はリーダ部ｌの２個のライン
セ／すＣＣＤＩ　、２によって光電変換された画像情報
を転送する画像信号ラインである。１２−２３は画質処
理のディザに関する情報がディザコントローラ１２−９
から出力されるラインである。１２−２４と１２−２５
は、ラインセンサＣＣＤ　１．２から得られた画像情報
をエツジ強調指定のときは予じめ決められたスレショル
ドに従いＡ／Ｄ変換し、ハーフトーン指定のときはディ
ザコントローラ１２−９からの信号によりＡ／ｌ）変換
し画質処理された画像情報の転送と、これらの画質処理
に関する制御情報の転送を行うライ／である。１２−２
６はライン１２　２４１と１２−２５のパラレルな画像
信号によって得た１走査ラインの画像信号をパックアメ
モリ回路ブロック１２−３へ転送するラインでありまた
その制御情報を含む。

ｊ２−２７はＣＰＵ１２−１がバッファメモリ回路ブロ
ック１２−３内のバッファ、メモリ２であるダイナミッ
クメモリ用のリフレッシュトリガ信号ラインである。１
２−２８はバッファメモリ２が２つのバンクを有してい
るので、そのバンクの選択信号ラインである。１２−２
９はシフトメモリ１２−５からバッファメモリ回路ブロ
ック１２−’３へ画像情報が入力されている期間と出力
されている期間を示す期間信号ラインである。１２−３
０はバッファメモリ回路ブロック１２−３から１本のシ
リアルな画像情報をプリンタ部３へ出力するラインであ
る。１２−３１はプリンタ部３のレーザをバックプラウ
／トスキャンの場合非画像領域において発光さ・せるビ
デオブランク信号と、水平同期信号を得るためにレーザ
を強制的に発光させる信号ラインである。１２−３２は
ディザコントローラー２−９によって原稿上のハーフト
ーン処理する領域指定の座標情報とデザイ／の種類を決
定する信号ラインである。１２−２３はデジタイザ７上
の座標情報をＣＰＵ１２−１に転送するラインであり、
又ＣＰＵ１３−１からはディスクメモリ４内のファイル
情報がこのラインを介してイ ＣＲＴ＆デ斗ジタルザコントローラー２−８に送られる
。１２−３４はデジタイザ６からの座標情報が入力され
るラインである。１２−３５はＣＲＴ＆デジタイザコン
トローラー２−８から出力されるビデオ信号ラインであ
る。１２−３６ＨＩＪ−ダ＆フリンタシーケ／スコント
ローラ１２−４内のプロセッサで処理すべき入力信号と
処理した信号のラインである。インター７エース１２−
６はリーダ部ｌとプリンタ部３内に設けられた各徨セン
サの出力信号をリーダ＆プリンタシーケ／スコ／トロー
ラ１２−４に入力できる形に変換することと、モータ、
ヒータ。

レーザ等の駆動信号を出力することを行なう。

１２−３７はリーダ部ｌの光学系走査モータを駆動する
ための信号ライン、１２−３８はリーダｌ内のセ／す信
号ラインである。１２−３９は操作部１３を介して利用
者と対話するラインである。１２−４０はプリ／り部３
のスキャナーの回転を検知するライン、１２−４．１は
レーザの安定のためにレーザの温度を検知するライン、
１２−４２はプリンタ部３を駆動するための信号と各種
セ／すの信号ラインである。バッファメモリ回路ブロッ
ク１２−３はマルチパス１２−１０とは接続していない
２本のラインつまりリーダ部１からツリアルな画像情報
を入力するライフ１２−２６、プリンタ部２ヘシリアル
な画像情報を出力するライフ１２−３０と、マルチパス
１２−１０と接続するライ／１２−１４を画像情報転送
ラインとして有している。これにより、画像情報がリー
ダ部１から入力中及びプリンタ部３へ出力中にも拘わら
ず、マルチパス１２−１０に接続しているＣＰＵ２−１
は画像処理に関係のある動作を実行することができる。

以上、説明したように、画像処理を行なう場合、画像処
理装置の実際の駆動に先だって、画像処理に係る処理情
報、つまり原稿の画像処理領域の指定、画像処理内容の
指示、プリントアウト領域の指定、画像処理部内に格納
するための画像情報のファイル名の指定、−組の画像処
理情報のファイ、ル名の指定をＣＲＴ？と対話しながら
デジタイザ６上をスタイラスペン８で指示することによ
って形成することになる。従って簡単な操作により複雑
な装置を必要とせずに点において画像処理が容易に行な
える画像処理装置を提供する。また、リーダ部ｌのライ
／上／すによって読取られ連続的に出力される一頁分の
画像情報を記憶するために半導体ダイナミックメモリを
用いているのでリーダ部１から出力される画像情報を記
憶手段へ入力する場合、中間バッフ７等の同期手段を用
いずに直接入力することができた。又、プリンタ部３へ
出力す・る場合においても同様であり、且つ、画像情報
第９図で示されるＣ　ＲＴ＆デジタイザコントローラ回
路ブロック１２−８の詳細を第１Ｏ図に示す。このブロ
ックにはアップル社のＡＰＰＬＥｎを使用しており、第
１θ図はＡＰＰＬＥＩの回路図を記載しである。従って
詳細についてはＡＰＰＬＥＩのマニュアルを参照のこと
。

第９図で示されるＣＰＵ回路ブロック１２−１の詳細を
第１１図に示す。このブロックにはインテル社のシング
ルボートコ／ピユータ５ＢＣ８６／１２を使用しており
、第１１図はＳ　Ｂ　Ｃ８６／１２０回路図ケ記載しで
ある。従って詳細についてハＳ　Ｂ　Ｃ８６７１２のマ
ニュアル参照のこと。

第９図で示されるリーダ＆プリンタシーケンスコントロ
ーラ回路ブロック１２−４の詳細を第１２図に示す。こ
のブロックにはインテル社のシングルボードコンピュー
タ５ＢＣ５６９を使用しており、第１２図はＳＢＣ５６
９０回路図を記載しである。従って詳細についてはＳ　
Ｂ　Ｃ５６９のマニュアルを参照のこと。

第９図で示されるＤＭＡコ／トローラ回路プ餅 ル８０８９で本回路ブロックの機能の、中心となるもの
である。デバイス自体の詳細は８０８９の７８２８９で
ジ−プロセッサ９−１からのステータス情報に従い、マ
ルチパス１２−１３と結合することによりマルチパス１
２−１３の使用権を獲得し、使用後マルチパス１２−１
３を解放するような機能をもつ。詳細な機能については
インテル８２．８９のマニュアル参照のこと。９−３は
バスコントローラ８２８８でありバスアービタ９−２で
マルチパス１２−１３の使用権を取得後、マルチパス１
２−１３にアドレスおよびデータ信号を出力又は入力し
且つ、メモリラインコマノ、ドＭＷＴＣとメモリリード
コマノドを出力する。つｔ９マ、ルチパス１２−１３に
対するマスク機能をブロックは前記バスアービタ９−２
とバスコントローラ９−３を有することで、マルチパス
１２−１３へのアクセスが可能になっている。従って、
スレーブ機能ブロックはこの２つのデバイスをもってお
らず１．マルチパス１２−１３より一方的にアクセスさ
れることになる。同、バスコントローラ９−３自体の詳
細はインテル８２８８のマニュアルを参照のこと。

９−４はクロックジェネレータ８２８４で、外部且つ＝
プロセッサ９−１に対して、バスサイクルがウキイト・
ステートに人名か否かの判断情報およびウェイトステー
トの解除の判断情報として、周辺回路からメモリＯＲｘ
１０アクルツジ（メモリ又はＩｌｏからのライト又はリ
ードに対する応答）信号を受けとり、それに従ってレデ
ィ信号を出力する機能を有している。詳細はインテル８
２８４のマニュアルを参照のこと。

９−５はこの回路ブロック内の内部バスであってマルチ
パス１２−１３に対してローカルバスになる。バス構造
としてはアドレスバスが１６に ビットで６４４ＢＹＴＥのアドレス空間をもち、データ
バスは８ビツトである。９−６はアドレス／データ・バ
ッファで、このブロックは２つのアドレス／データバッ
ファからなり、一つはマルチパス１２−１３に対するも
のであり、他ロセツサー９−１から出力されるアドレス
及びデータ情報はマルチブレクスされ同一ライン上に時
分割されて出力される、つまり、最初にアドレス情１．
報、次いでデータ情報が出力されるので、まずアドレス
情報をアドレスバッファにラッチし、次いで来るデータ
情報がリードコマンドかライトコマンドかにより、この
データを転送するか読込むのかの切換えを行なうことで
ある。そこで、前者のバッファについて言うならばバス
コントローラ９−３からのアドレス／データにラッチす
る。そして、その後マルチパスの使用権をバスアービタ
９−２により取得済みレスバッファはラッチしているア
ドレス情報をロセツサ９−１はアドレス／データライン
上にアドレス情報を出力した後、その時点でマルチパス
１２−１３が取得済みであればデータ情報を出力する。

これにともないバスコントローラ９−３はデータイネプ
ルＤＥＮ信号を出力し、アドレス情報とともにデータ情
報をデータバッファを介してマルチパス１２−１３に出
力する。

こ０時のトランスミツトかリードかの切換え信号はバス
コントローラ９−３からＤ　Ｔ／Ｒとして出力されるの
でこれに合わせてデータ情報をマルチパス１２−１３に
転送する。リードコマ／トノ場合はバスコントローラ９
−３はＤＥＮ信号を出力せず、データバッファはＤＴ／
Ｒをリーツサ９−１による読込みは、アクセスしたメモ
リからのトランスファクルツジＸＡＣＫ信号を確認した
上で行なうようになっている。内部バス９−５に対する
アドレス／データバッファについては為アドレスをラッ
チするタイミングは前述の場合と同様である。すなわち
マルチパス１２−１３用のアドレスバッファも内部バス
９−１から出力されるアドレス情報をいずれのバスをア
クセスするかには拘らず、同等にラッチする。但し、マ
ルチパス１２−１３に対する場合のみ出力するか否かの
信号がバスアービタ９−２からのＡＥＮ信号によって行
なわれるだけである。次に内部バス用のデータバッファ
を出力イネプルするか否かはバスコントローラ９−３の
ペリフェラルデータイネプルＰＤＥＮ信号によって決め
られ、トラ／スミシトかリードかの方向切換はマルチパ
ス１２−１３に対するデータバッファと同じくバスコン
トローラ９−がこのブロック内の周辺ユニット（メモリ
、イクルに同期する様な格好でクロツクジエネレ号とし
て送出する。９−８はＲＯＭでデバイスサ９−１のマイ
クロプログラムを格納するメモリである。９−９は通常
のＩ１０ボートでデバイスとしては８２１２を２個用い
ている。目的は周辺機器を制御するものであるが、本実
施例では何も制御しておらず開放されている。９−１０
はアドレスデコーダでＲＯＭ９−８とＩ１０ボート９−
９のチップ選択信号を生成させるために、内部バス９−
５のアドレス情報の一部（上位数ビット）をデコードし
ている。ディスクメモリ４である９−１１はハードディ
スクユニットで記憶容量はＩＯＭＢＹＴＥ、構成は３５
０トラツクで１トラツク１８セクタで、１セクタは５１
２ＢＹＴＥになっている。そして内部にディ″スクコン
トローラ回路を有し、８ビツトのデータバスとインター
フェースするように設計されている。型名はＷＤＳ、、
、−１０で詳細はソード電算機のＷＤＳ−１０のマニュ
アルを参照のこと。９−１２は工　０ 吋プロセッサ９−１のテドレス／データーラインであっ
て同一ライン上でアドレス情報とデータ情報とが時分割
で出力される。出力の順はアドレスが先で、次にデータ
である。９−１３は内部バス９−５に出力するアドレス
情報とデータ情報の信号ラインである。９−１４はマル
チパス１２−１３に出力するアドレス情報とデエ　〇 一夕情報の信号ラインである。９−１５は＝プロセッサ
９−１からバスアービタ９−２とパスコントローラ９−
３とへ出力するステータス情報の信号ラインである。９
−１６はＣＰＵ−１からＣＰＵ１２−１へＤＭＡ完了を
知らせるだめのシステムインクラブド５ＩＮＴＲ信号で
ある。この５ＩＮＴＲ信号はＣＰＵ１２−１の割込のス
テータス情報に基づいてアドレス／データバッファ９−
６へ出力するアドレスラッチイネプルＡＬＥ信号、ペリ
フェラルデータイネプルＰＤＥＮ信号、データイネプル
ＤＥＮ信号とデーロセツサ９−１のステータス信号に従
いマルチパス１２−１３の使用権を取得した後、アドレ
ス／データバッファ９−６に対し、すでにラツて チし、あるアドレス情報をマルチパス１２−１３に出力
させる信号であるアドレスイネプルＡＥＮ信号である。

ライン９−１９はマル、チバス１２−１゛３との間でそ
の使用権に関しハ／ドシエークするだめの信号ラインで
ある。

ルチバス１２−１３に接続するマス声機能回路ブロック
には予めバス使用権の優先度が決められており本実施例
ではＣＰＵ１２−１が一番高く、二番目にＤＭＡコント
ローラ９になるようにしである。まずバスアービタ９−
２刀・マルチハス１２−１３　Ｋ対しハスリフニス）　
ＢＲＥＱ信号を出すと優先度の高いＣＰＵ１２−１がマ
ルチ５パス１２−１３を使用していなければバスプライ
オリテイイ；／ＢＰＲＮ信号として使用可能を示す旨の
返事が来る。これをバスアービタ９−２が確認したらバ
ス使用中である旨を知らせるたよ めにビジィ信号を出力するたうになっている。

れらからの応答信号であるトランスファクル６ソ する時にアドレス情報とともに出力されるパイ数番地を
アドレスして１６ビツトのワード情報をアクセスした場
合（偶数番地にあるバイトデータはデータバスの下位バ
イトに、奇数番地にあるバイトデータはデータバスの上
位バイトにでる）に出力される信号とによる偶数バンク
と奇数バンクに分かれた構造になっているメモリで、こ
の斧ずれのバンクをアクセスするかの切換信号として利
用する為にある。ライフ９−２２はクロック信号、ライ
ン９−２３はパヮーオ／す９−１のバスサイクルに同期
したレディ信号である。ライン９−２５はマルチパス１
２−１３をアクセスする場合、アドレス情報とデータ情
報と一緒に出力させるメモリライトコマン１ＭＷＴＣ信
号とメモリリードコマンドＭＲＤＣ信号−ｔ６る。ライ
ン９−２６はバスコントローラ９−３からのＡＬＥ信号
とステータス情報の一つであるＳ２の信号である。この
Ｓ２信号は、前述した如くアドレス情報はマルチパス用
アドレスバッファド内部バス用アドレスバッファに、ど
ちらのバッファをアクセスするかに拘らず同時にラッチ
されるので、この時点で内部バス用アドレスバッファに
ラッチされている内容が内部バス用のアドレス情報であ
るのかの判断が必要になる、従ってその判断を８２信号
を基にアドレスデコーダ９−１０において行なう。即ち
Ｓ２信号が、この識別情報であって、５２＝＝１でマル
チパス１２−１３，５２＝０で内部バスツサ９−１が内
部バス９−５をリードモードでデータをアクセスした場
合、バスコントローラ９−３から出力されるＩ１０リー
ドコマンドｌ０ＲＣ信号とＲＯＭ９−８からのマイクロ
９プログラムをフエツチスる時ニハスコントローラ９−
３から出力されるインタラプトアクルツジＩＮＴＡ信号
とＡＬＥ信号である。同期信号発生回路９−７ではｌ０
ＲＣ信号とＩ　ＮＴＡ信号によって内部バた際にリード
モードであることの識別信号を作っている。ＡＬＥ信号
は同期信号発生回路９−７内でのクロック用として利用
される。ライン９−２８はデータバスであってこれに乗
る情報のコマンド情報とリザルト情報とデータ情報とが
１アドレスとしてあり、他の１アドレスとしてステータ
ス情報がある。前者の３情報はシーケンシャルに入出力
されることによってディスクユニット９−１１で区別さ
れる。ライン９−２９は上記の２つのアドレス情報ライ
ンである。

ライｙ　９−３’　０は上記の２つのアドレスに対する
識別信号であるコマンドビジィＣＢＵＳＹ信号である。

尚、同期信号発生回路９−７にライン９−３０の信号と
ライン９−２７の信号とを入力する理由はディスクユニ
ット９〒、１１においてコマンド情報、リザルト情報及
びデータ情報の１組の情報に対するリードモードとライ
トモードとではデータがレディになるタイミングが異な
り、且つステータス情報に対するリードモー１に与える
ウェイト時間として４つのタイプを作り出す必要がある
からである。ライン９−３１は上記のレディ信号である
。ライン９−３２はディスクユニット９−１１がレディ
状態を示すデータリクエストＤＲＥＱ信号とＤＭＡ完了
を示すエクスターナルターミネートＥＸＴ信号である。

ライン９−３３はＩ１０ボート９−９のデータバスライ
ン（８ビツト）である。ライ／９−３４はＲＯＭ９−８
とＩｌｏのチップ選択信号を作るためのアドレス情報の
上位数ビットが乗り、ライン９−３５はＲＯＭ９−８内
の具体的なアドレスを示すアドレス情報で前記以外の下
位ピッ、トが乗る。ライン９−３６はＲＯＭ９−８から
フェッチされた命令コードのデータ信号ラインでデー′
タバス上に出力される。ライン９−３７はＩ１０ボート
９−９のチップ選択信号で、ライン９−３８はＲＯＭ９
−８のチップ選択信号である。

−・− 以上の説明に基づいて第１３図におけるＤＭＡ時の情報
の流れを説明する。

■　ＣＰＵ１２−１がライン９−１６を介して気ンをか
ける。

ライン９−１４を介して、ＣＰＵ４１２−１内のデュア
ルポー）ＲＡＭをアクセスして、ＤＭＡに関するモード
及びアドレス情報を得ライフ９−１４を介してバッファ
メモリ２をアクセスする。

■　バックアメモリ２からリードされたマルチＩ％＋ 福ス１２−１３上の１６ビツトのデータはマ取り込まれ
る。

データの上位８ビツトをライン９−１２．ライフ９−１
３．内部バス９−５．ライ／９−２８〜を経てディスク
ユニツ）９−１１に取り込む。

■　次に下位８ビツトを■と同じルートでデイスクユニ
ツ）９−１１に取り込む。

を ■　以上Ｑ〜■＠ＥＸＴ信号がライン９−３２に出るま
で繰返す。

■　ライ／９−１６（ＤＳＩＮＲ信号ＴＣＰＵ１２−１
へ割込みをかけＤＭＡの終了をしらせる。

このようにバッファメモリ２とディスクメモリ４（ディ
スク二二ツ）９−１１）との間で画像情報がＤＭＡ転送
される。また、このＤＭＡを制御するＤＭＡコントロー
ラ９はマルチパス１２−１０をコントロールできるマス
ク機能を有しており、このマスク機能によりスレーブ機
能回路ブロックであるバッファメモリ回路ブロック１２
−３内のバッファメモリ２をアクセスすることができる
。従って、画像情報の転送中にＣＰＵ１２−１は画像処
理に必要な他の動作を実行することができる。

更に、マスク機能を有した２つの回路ブロック、つまり
ＣＰｔ１１２−１とＤＭＡコントローラ９にはマルチパ
ス１２−１０の使用に対してＣＰＵＩ２−１の方に優先
権が与えられている。

これによりＤＭＡコントローラ９がマルチパス１２−１
０を用いるＤＭＡ転送を要求してもＣＰＵ１２−１によ
り両峰処理及び各部装置動作に拘るマルチパス１２−１
０ｔ−用いる前処理が完了していない場合は、ＤＭＡ転
送を禁止する。よってマルチパスライン１２−１０上で
の複数のブロックからの信号による競合を防止できる。

〔マルチパスのメモリ空間〕

マルチパス１２−１０に係る４つの回路ブロックに於け
るメモリマツプについて以下述べる。ＣＰＵ回路ブロッ
ク１２−１には３２ＫＢＹＴＥのデュアル示−トＲＡＭ
とＣＰＵ８０８６のプログラムメモリとして８ＫＢＹＴ
ＥのＲＯＭがある。バッファメモリ回路ブロック２はＡ
４サイズの画像を１２ｐｅｌ／ｗで読みとった場合のメ
モリ容量、即ち％　　＆７０９，１２０ビットの容量（
１２ビツトを１ｗｏｒｄとして？２５．７６０　ｗｏｒ
ｄｓ）を持つ。

リーダ＆プリンターシーケンスコントローラ回路ブロッ
ク１２−４は２ＫＢＹＴＥの容量を持ったデュアルポー
トＲＡＭを持つ。これらはいずれもメモリマツプトメモ
リになっており、メモリライトコマンドＭＷＴＣ信号と
メモリリードコマンドＭＲＤＤ信号でマルチパス１２−
１３からアク−モスされる。その他、リーダ＆　、；’
　ＩＪンタシーケンスコントロー９回路ブロック１２−
４の内部バス上に４ＫＢＹＴＥのＣＰＵ８０８５用のプ
ログラムメモリであるＲＯＭがあシ、これもメモリマツ
プトメモリでＣＰＵ８０８５のリードＲＤ信号でアクセ
スされるかマルチパス１２−１３に対してはスレーブ機
能であるのでこのＣＰＵ８０８５からのアドレスが出る
ことはない。又、　ＤＡＭコントローラ回路ブロック９
には工０プロセッサ９−１のプログラムメモリである４
ＫＢＹＴＥのＲＯＭが内部バス９−５上に設けられてい
るが、このメモリはＩ１０マツプトメモリであるので、
このＲＯＭをＩＯプロセッサ９−１がアクセスしても、
そのアドレスがマルチパス１２−１３上に出ることはな
く、またマルチパス１２−１３からこのメモリをアクセ
スすることはできない。

第１４図にマルチパス１２−１３に係るメモリマップヲ
示ス。マルチパス１２−１３のアドレス空間はメモリマ
ツプトメモリ空間として、データＩＢＹＴＥ当りｌアド
レスとして、ｏｏｏｏｏ〜ＦＦＦＦＦまでのＩＭＢＹＴ
Ｅ　６る。との゛空間の割当てとしてＦＥＯＯＯ〜ＦＦ
ＦＦＦまでのｇＫＢＹＴＥをＣＰＵ回路ブロック１２−
１内の８０８６用のプロ少ラムメモリ空間とする。バッ
ファメモリ２は前記の如（７５５，７６０ＷＯＲＤＳあ
シ、ＢＹＴＥ単位になおすと１．４５１，５２０　ＢＹ
ＴＥであシ、ＩＭＢＹＴＥのメモリ空間をバッファメモ
リ空間はオーバーしてしまう、従ってバッフアメ“°モ
リ空間を２つのバンクに分けて、各々のアドレス空間は
７２５．７６０アドレスとして、バンクの切換えをＣＰ
Ｕ１２−１からの信号（第９図のライン１２−２８）で
ハード的に行なう。そしてバンク０の空間は０ＡＯＯＯ
〜ＢＢ２ＦＦ　＊バンクｌの空間は０Ｂ３００〜ＢＯ３
ＦＦとする。

リーダ＆プリンタシーケンスコントローラ回路ブロック
１２−４内にある２ＫＢＹＴＥのデュアルポートＲＡＭ
は主な目的として、ブロック内のＣＰＯ３０８５とＣＰ
Ｕブロック１２−１内のＣＰＵ８０８６との交信用であ
って、そのアドレス空間として０８０００．〜０８７Ｆ
Ｆを割当てる。ＣＰＵ８０８５がデュアルボー）　ＲＡ
Ｍをアクセスするアドレス空間としては、このＲＡＭが
６４ＫＢＹＴＥ空間しか有し丸いないことにより、同じ
０８０００〜０８７ＦＦのアドレスを与える。

次にＣＰＵ回路ブロック１２−１内にある３　２ＫＢＹ
ＴＥのデュアルポートＲＡＭのうち８ＫＢＹＴＥをこの
ブロック内のＣＰＵ８０８６とＤＭＡ　ｓントローラ回
路ブロック９内のＣＰＵ８０８９との交信用に用い、そ
のアドレス空間として０６０００〜Ｏ？ＦＦＦまでを割
当てる。一方、この空間をＣＰＵ８０８９がアクセスす
る場合のアドレス、即ち、ＣＰＵ８０８９から見たこの
アドレスは異なっておシ、これはＦＦ８００〜ＦＦＦＦ
Ｆとしである。つまシ０６０００がＦＦ８００に対応し
、Ｏ？ＦＦＦがＦＦＦＦＦに対応するようにする。した
がってＣＰＵ回路ブロック１２−１内にＦＦ８００〜Ｆ
ＦＦＦ’Ｆのアドレスが入った場合、このアドレス；−
ドをＲＯＭを介して０６０００〜Ｏ？ＦＦＦになるよう
ハード的にアドレス変換する。

前記以外の２４ＫＢＹＴＥのデュアルポー）　ＲＡＭの
アドレス空間として０００００−０５ＦＦＦを割シ当て
である。

以上がマルチパス１２−１０に係るメモリ空間であり−
１）Ｅ％　　ＩＪ−／＆７’リンタシーケンスコントロ
ーラ回路ブロック１２−４内の４ＫＢＹＴＥのＲＯＭの
アドレス空間はメモリマツプトメモリとしてｏｏｏｏｏ
〜０ＯＦＦＦを割当て、ＤＭＡコントローラ回路ブロッ
ク９内の４ＫＢＹＴＥ　（ｒ）　ＲＯＭのアドレス空間
は！カマツブトンそりとしてｏｏｏｏｏ〜０ＯＦＦＦを
割当てる。

〔バッファメモリの構造〕

第１５図にバックアメモリ回路１２−３内のバッファメ
モリ２のアドレスマツプを示す。このバツフアメモリ２
はＡ４サイズ（２８８ｍ＋ｎ　’Ｘ　２１０ｍ）　、を
１ｍｍ当り１２画素に解像した情報を格納する能力を持
つ。

この原稿をリーダ部１で主走査する方向は長さ方向２８
８順でそれを１ｍ当ｆｉ　１２画素に分解してＣＣＤか
ら入ってくるので、−走査でλ４５６ビツトの画素が入
力される。又、副走査する方向は巾方向２１０　ｒｒａ
で、１■当り１２ライン走査するのでＡ４全部で２５２
０ラインの走査となる。従ってメモリサイズとしては＆
７０９，１２０ビット有している。Ａ４サイズの原稿に
つき３４５６ビツトの画素がシリアルに２５２０回入力
される。

このように入力される画像情報をどのように番地付けし
て記憶するかを説明する。まず、原稿を１　ｍ　Ｘ　１
　ｒｍの正方形の単位ブロックに分け、この単位ブロッ
クを１つのメモリブロックとして、Ａ４原稿を６０，４
８０ブロツクで構成する。つまり、このメモリブロック
には１２ビツトで１２ラインつまｐ　１４４ピツトの画
像情報がある。１２ビツトをＩ　ＷＯＲＤとして１アド
レスを与えるとメモリブロックは１２のアドレスを持っ
た画素群によってなる。従って全メモリ空間では７２５
，７６０アドレスをもち０番地から７２５，７５９番地
、ＨＥＸＡコードでｏｏｏｏｏ〜Ｂ　１２ＦＦ番地のア
ドレス空間になる。よって、ｌライン分の３４５６ビツ
トのシリアルな画像情報は長さ１ｍに相当する１２ビツ
トずつの画素群に分割し取り出され、最初の画素群はｏ
ｏｏｏｏ番地に格納され、次の１２ビツトの画素群を０
ＯＯＯＣに、更に０００１８　、０００２４・・・と続
き、第１ラインの最後の１２ビツトの画素群を００Ｄ７
４番地に格納する。つまシ、ｌラインの走査による画像
情報を警ピットごとの画素群に分割し、順次１２査地ご
との飛び番地に入力される。次に第２ライン分の３４５
６ビツトのシリアルな画像情報が入力すると第１ライン
と同様に１２ビツトずつ分割し、各々画像情報がｏｏｏ
ｏｏ〜０ＯＤ７Ｆ番地に格納される。そして、第１３２
イン目の３４５６ビツトの画像情報も同様に分割し、０
０Ｄ８０から１２番地毎に格納する。

この様に格納していき、最後の１２ビツトは８１２ＦＦ
番地にストアされる。

以上の様なアドレスを持って格納する方法を用いると１
　ｍｍ　Ｘ　１　ｒｒａｎの正方形を単位にして、連続
した番地にＡ４全領域を格納することになる。これによ
シデジタイザ４により画像処理領域が冒単位で指定され
るので、指定領域をディスクメモリ４にファイルする場
合、ＤＭＡ転送を用い、先頭番地と最終番地を設定する
だけで、高速にＣＰＵを介さず転送することができる。

つまシ、先頭番地と最終番地を一組指定することによっ
て、主走査１２ライン分の画像情報をＤＭＡ転送するこ
とになる。即ち１ｍ巾の画像情報の抜き出しが先頭番地
と最終番地を１回指定することによって行なわれる。よ
って、　ＤＭＡ転送時のアドレス設定が少なくてすみζ
°転送の高速度化が計れる。これは画像情報の抜き出し
を行なう場合には一層効果がある。画像抜き出しのため
には、抜き出す画像の右側から左側へは番地が連続して
いるので、例えば縦の長さが２０順の画像情報抜き出し
の場合は、　ＣＰＵによるアドレス設定が２０回ですむ
ことになる。

また、アドレスが簡単位で画像と対応しているノテ、ア
ドレス設定においても間単位で設定することができ、利
用者にとって便利である。また、本実施例は１瓢当シ１
２ビツトの読取り能力を持つラインセンサを用いたので
１２ビツトに１アドレスを対応したが、このビット数は
そのラインセンサの能力により他の数値でも構わないし
、また＝単位以外、例えば１ｎｃｈ単位等でアドレスを
設定しても同様の効果は得られる。前記したバッファメ
モリ４２への各ラインの初期番地はＣＰＵ　７５千アド
レスカウンタに初期値を設定することによってなる。ま
た、画像情報をバックアメモリ２からレーザビームプリ
ンタ３に出力するときも、入力の場合と同様に初期番地
から１２２番地とに読み出す。

第１６図にマルチパス１２−１０カラバツフアメモリ２
を見た場合のアドレスマツプを示す。第１５図のｏｏｏ
ｏｏ〜５８９７Ｆのアドレス空間をバンク０とし、５８
９８０−８１２ＦＦのアドレス空間をバンク１として、
この空間をそれぞれ０Ａ０００〜Ｂ８２ＦＥと０Ｂ３０
０〜ＢＣ５ＦＦのアドレス空間に対応させる。マルチパ
ス１２−１０は１６ビツトのデータバスと２０ビツトの
アドレスバスをもつが、このバスでアクセスできる領域
はＩＭＢＹＴＥとされている。即ち８ピツトのデータを
１Ｍ個アクセスできるのであって、１６ビツトのデータ
をアクセスするときは２番地に至っているから、偶数番
地をＷＯＲＤモードでアクセスした場合のみ、１６ビツ
トのデータが入出力されゐる。このために、第１６図か
ら明らかなように１番地おきの連続番地が割当てられて
いる。バッファメモリ回路ブロック１２−３内の実アド
レスは第１５図のアドレスなのでマルチパスから第１６
図のアドレスによってバッファメモリ２をアクセスした
場合、このアドレスを第１５図のアドレスにハード的に
変換する回路をバッファメモリ回路ブロック２内に持っ
ている。このアドレス変換回路をもつことによシ、任意
のアドレス空間上にバッファメモリのアドレス領域を設
定することができる。

第９図のバッファメモリ回路ブロック１２−３の内容を
第１７図に示す。図の如＜−１このブロックはメモリコ
ントローラ２−１．メモリＡ　２−２．メモリＢ２−３
．メモリＣ２−４、ターミネータ２−５の５つの回路ユ
ニットに分かれていて、それらのユニットは全て内部バ
ス２−６で接続されている。メモリコントローラ２−１
はマルチパス１２−１４とも接続され、バッファメモリ
回路ブロック１２−３全体としてマルチパス１２−１４
からスレーブ機能としてアクセスされる。更にＣＰＵ１
２−１からはライン１２−２８を介してバンク切換え信
号が供給され、ライン１２−２６を介してシフトメモリ
１２−５からシリアルな画像情報が入力され、ライン１
２−３０からはプリンタ部３のレーザドライバへ画像信
号が出力される。メモリＡ。

Ｂ、Ｃは１６にのダイナミックＲＡＭでありその容量は
１２ビツトを１　ｗｏｒｄどして２５６Ｋｗｏｒｄｓあ
る。このメモリには日展エレクトロニクス製ＩＭ１４４
０　ＩＭＧを使用しているので、詳細はＩＭ１４４０Ｉ
ＭＧのマニュアルを参照のこと。内部バス２−６にはア
ドレス信号ライン、データ信号ライン、リード信号ライ
ン、ライト信号ライン、リフレッシュ信号ライン、メモ
リ状態信号ライン（ＭＥＭＯＲＹ　ＢＵＳＹ）、アクル
ツジ信号ラインが入力される。第１表にメモリＡ。

Ｂ、Ｃの各々についてマルチパス１２−１４からアクセ
スされるアドレスト、メモリコントローラ４−１内で変
換されＥ内部バス上のアドレスを表わす。

第　　１　　表 第１８図にバックアメモリ回路ブロック１２−３内う のメモリコントローラ２−１の回路図を示す。

２−１−１及び２−１−２はシリアルインパラレルアウ
トの１２ビツトのシフトレジスタ。２−１−３は１２ビ
ツトの書込みデータラインであり、ライン２−１−４上
のＣＣＤからのシリアルな走査１ライン当り３４５６ピ
ツトの画像情報である。２−１−５はレジスタ２−１−
１の選択信号とライン２−１−４の画像情報を１２ビツ
トシリアルインするためのクロック信号と、この入力し
た１２ビツトの情報をライン２−１−３にパラレルアウ
トするための出力イネプル信号である。

２−１−６は上記２−１−５と同様の機能をもつレジス
タ２−１−２　用のコントロール信号である。２−１−
７は書込みタイミング発生器でＣＯＤからの画像情報に
伴なう書込み用同期信号（各ラインのシリアル信号の頭
に出る）と書込みクロックを用いて、レジスタ２−１−
１を選択しこれにクロックを与え１頁分連続して入力さ
れる画像情報の最初の１２ビツトをレジスタ２−１−１
に入力させ、次の１２ビツトの画像情報をレジスタ２−
１−２を選択し、同じくクロツりを与え、このレジスタ
に入力させ、且つ、この画像情報がレジスタ２−１７２
に入力している時間に、レジスタ２−１−１に出力イネ
プル信号を与えることによって既に格納しである画像情
報をメモリ入力ライン２−１−３に出力させる。即ち、
データがレジスタ２−１−１にシリアルインしている間
にレジスタ２−１−２の内容をパラレルアウトし、逆に
レジスタ２−１−２にデータがシリアリインしている間
にレジスタ２−１−１の内容をパラレルアウトする様に
タイミング信号２−１−５　、２−１−６を発生させる
ことである。

これによシリーダ部１からの１頁分のシリアルな画像情
報をとぎれることなくメモリにパラレルアウトすること
ができる。また、書込みタイミング発生器２−１−７は
メモリ入力データライン２−１−３に前記レジスタから
データをパラレルアウトするタイミングに内部バス２−
６のアドレスバスラインにデータを格納するメモリのア
ドレスが出力されていなければならないので、このため
にアドレスカウンタ２−１−９の値が、パラレルアウト
するタイミングにその値になるようにカウントアツプす
るクロックパルスをライン２−１−８に発生させる。即
ち前述の如くこのアドレスは０００００，００００Ｃ，
０００１８・・・の様に１２カウント毎の値になるよう
にするので、このクロックパルスは２個のシフトレジス
タ２−１−１に と２−１−２の間で交互にデータを出力する間Ｃで１２
カウントアツプするよって出力される。更に書込みタイ
ミング発生器２−１−７はメモリ入力データライン２−
１−３上にデータが出力するタイミングに内部バス２−
６ノコントロ一ルバスライン上ニメモリライト信号を出
力しなくてはいけないので、その信号をライン２−１−
１０に発生させる。　。

読出シテータ用１２ピットシフトレジスタ’２−％−１
１）２−１−１２はメモリから読出された１２ピツトノ
（ラレルの画像情報をパラレルインし、ライン２−１−
１４にシリアルアウトするノクレレルインシリアルアウ
トの１２ビツトシフトレジスタである。読出しタイミン
グ発生器２−１−１５は読出し用水平同期信号（レーザ
ビームプリンタ内のビームディテクト信号）と読出しク
ロックを用いてレジスタ２−１−１２が格納している情
報をシリアルアウトする間にメモリ出力データライン２
−１−１３上のデータを読出しデータ用１２ビツトシ７
トレンス）　２−１−１１　Ｋ：パラレルロードするだ
めのロード信号とレジスタ２−１−１２のシリアルアウ
トの完了を待ってこの口上 一ドされたデータをシフトしてライン２−１−１４．、
にシリアルアウトするためのクロック信号を信号ライフ
２−１−１６に与え、更にレジスタ２−１−１１がその
内容をシリアルアウトする間にメモリ出力データライン
２−１−１３上のデータをレジスタ２−１−１２にパラ
レルロードするためのロード信号とレジスタ２−１−１
１のシリアルアウト完了に引続いて、このロードされた
データをシフトしてライン２−１−１４上にシリアルア
ウトするためのクロック信号をライン２−１−１７に発
生する。メモリ出力データライン２−１−１３上にデー
タを読出すにあたって内部バス２−６のアドレスライン
にアドレスが出ていなければならない訳であって、その
ためにアドレスカウンタ２−１−９の値が、メモリ出力
データライン。

２−１−１３にデータが出力される前にその値になるよ
ってカウントアツプするクロックパルスをライン２−１
−１８に発生させる。即ち、前述の如く、このアドレス
は０００００，００００Ｃ，０００１８，・・・の様に
データを格納するアドレスが１２カウント毎の値になら
なければならないので、このクロックパルスは２個のシ
フトレジスタ２−１−１１と２−１−１２との間で交互
にデータを入力する間に、１２カウ／ドアツブするよう
に出力される。更に読出しタイミング発生器２−１−１
５はアドレスが出力されるタイミングで内部パス２−６
のコントロールパスライン上にメモリリード信号を出力
しなければならないのであって、その信号をライン２−
１−）４上に興生させる。

アドレス変換器２−１−２０は第１表の如くマルチパス
アドレスを内部バスアドレスに変換するためにあり、Ｒ
ＯＭによって構成されている。ＣＰＵ１２−１はＤＭＡ
コントローラ９に！’）てマルチパス１２−１４　ヲ介
して、バックアメモリ２がアク、セスされると、そのア
ドレス情報はパンク切換信号と共にライン２−１−２１
に与えられ、このアドレス変換器２−１−２０はこれら
よりメモリＡ、Ｂ、Ｃのいずれを選択するかの選択信号
をライン２−１−２２に出力し、更にその中の具体的に
変換されたアドレス情報をライン２−１−２３に出力す
る。また、マルチパス１２−１４からアクセスする場合
そのコントロールパスライン上に前記アドレスとともに
メモリライト又はリードの信号が与えられるので、この
信号をバッファメモリ２をアクセスした場合のみ内部バ
スのコントロールバス２イン上にメモリリードｌライト
信号が乗るようにイネプルさせる信号がライン２−１−
２４に出力される。この場合マルチパス１２−１４のデ
ータ情報はアドレス情報と同様なタイミングで、ライン
２−１−２５を通してメモリライト時にはライン２−１
−３に乗シ内部バス２−６のデータバスラインに出力さ
れメモリリード時は内部バス２−６のトタバスライン上
のデータがライン２−１−１３　Ｋ乗シ、ライン２−１
−２５を介し゛て、マルチパス１２−１４のデータバス
ラインに入力される。

前述した如（、ＣＯＤからのシリアルな画像情報を入力
する場合に於いて各ライン毎のｏｏｏｏｏ。

００００１．００００２．・・・、０ＯＯＯＢの如くの
初期アドレスは、ＣＰＵ１２−１によシマルチバス１２
−１４を介してアドレスカウンタアルア ット値はデータライン２−１−２７上にライン２−１−
２５を介して現われ、且つＩ１０マツブトＩ１０として
、そのアドレスがライン２−１−２１に現われデコーダ
２−１−２７を介して、それをデコードした信号をライ
ン２−１−２６にアドレスカウンタ２−１−９のチップ
選択信号として入力される。そしてマルチパス１２−１
４のコントロールバス上に出るＩＯライトコマンドをラ
イン２−１−２８に導き、チップ選択信号でゲートシ、
チップ選択が生じた時、このコマンド信号によシライン
２−１−３上のデータをアドレスカウンタ２−１−９に
パラレルロードする。初期値がロードされた後はライン
２−１−８又はライン２−１−１８のいずれかのクロッ
クパルスでもってカウントアツプする。このアドレスカ
ウンタの出力はアドレス変換器２−１−２０と同様に、
メモリ選択信号をライン２−１−２２に、その各メモリ
内の具体的アドレスをライン２−１−２３に分けて行な
われる。ライン２−１−３０の信号はＣＰＵ１２−１又
はＤＭＡコントローラ９がメモリをアクセスする場合に
出力されるメモリライトコマンドとメモリリードコマ−
ンド信号である。そしてライン２−１−２４の信号これ
をゲートすることによって、ライン２−１−３１にバッ
ファメモリ２がアクセスされた場合のみ前記コマンド信
号が出力される。ライン２−１−３２はライン２−１−
１０゜ライン２−１−１９．ライン２−１−３１のいず
れかの信号によるメモリライト／リード信号である。２
−１−３３は各メモリＡ、Ｂ、Ｃかも内部バス２−６の
コントロールパスラインに出力されるＩメモリビジィＭ
Ｂ　信号（メモリがリード又はライト動作中であること
を示す。）とメモリサイクルイネプルＭＣＩ信号（メモ
リがリード又はライト又はリフレッシュ動作中であるこ
とを示す。）で、リフレッシュ制御回路２−１−３５は
ＣＰＵ１２４１→１らのリフレッシュトリガ信号が来た
場合、前記のＭＣＥかＭＢ信号のいずれでもないことを
確認して、１６にのダイナミック飢 ＲＡＭをリフレッシュするのに十分な回路である１２８
回に渡って約５００ｎｓｅｅの周期でリフレッシュパル
スをライン２−１−３４上に出力する。もし、このリフ
レッシュパルスの出力中に、　ＭＢ又はＭＣＩモリアク
セスが終了するのを持って更にリフレッシュパルスヲ出
力スル。

従ってダイナミックメモリにおけるリフレッシュパルス
とメモリアクセスのためのパルスとの競合を防止するこ
とができる。

以上述べた様に、本発明によれば、画像処理が利用者に
とって容易に行なえ、また、高速な画像処理を行なうこ
とができる画像処理装置を提供することができる。

【図面の簡単な説明】

第１−１図は本発明による画像処理装置の一実施例の構
成を示す図、第１−２図は本実施例の装置の斜視図、第
２図はデジタイザ６の斜視図、第３図は第２図のデジタ
イザの盤面の詳細図、第４図はＣＲＴ７の画面構成を示
す図、第５図はコマンドの型式を示す図、第６図は画像
処理例を示す図、第７図はアプリケーションバッファを
示す図、第８図は操作部８の詳細図、第９図は本実施例
の装置の回路ブロック図、第１Ｏ図はＣＲＴ＆デジタイ
ザコントローラ１２−８の回路ブロック図、第１１図は
ＣＰＵ１２−１の回路ブロック図、第１２図はリータ＆
フリンタシーケンスコントロ−７１２−４１１７）回路
ブロック図、第１３図はＤＭＡコントローラ１２−２の
回路ブロック図、第１４図はマルチパスに係るメモリマ
ツプ図、第１５図はバックアメモリ１２−３のアドレス
マツプ図、第１６図はマルチパスに係るバッファメモリ
１２−３のアドレスマツプ図、第１７図はバッファメモ
リ１２−３の回路ブロック図、第１８図はメモリコント
ローラ１２−３−１の回路ブロック図であり、１はリー
ダ部、２はバッファメモリ、３はプリンタ部、４はディ
スクメモリ、６はデジタイザ、７はＣＲＴ、９はＤＭＡ
コントローラ、１３は操作部である。

Claims (1)

1. 【特許請求の範囲】 画像に対する処理手順を表わす処理データを設定する設
   定手段と、 前記設定手段により設定された処理手順を表わす処理デ
   ータを記憶する記憶手段と、 所望の処理条件を入力する入力手段と、 前記入力手段により入力された所望の処理条件と前記記
   憶手段から読出した処理データとに従って画像を処理す
   る処理手段とを有することを特徴とする画像処理装置。