JPH0756676B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0756676B2 JPH0756676B2 JP55177679A JP17767980A JPH0756676B2 JP H0756676 B2 JPH0756676 B2 JP H0756676B2 JP 55177679 A JP55177679 A JP 55177679A JP 17767980 A JP17767980 A JP 17767980A JP H0756676 B2 JPH0756676 B2 JP H0756676B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- address
- line
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/0007—Image acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
- H04N2201/3225—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of data relating to an image, a page or a document
- H04N2201/3242—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of data relating to an image, a page or a document of processing required or performed, e.g. for reproduction or before recording
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
- H04N2201/3274—Storage or retrieval of prestored additional information
Description
【発明の詳細な説明】 本発明は画像処理装置に関する。
原稿画像を複製する複写装置が広く利用されている。し
かし、この種の複写装置では、単に原稿と同一の画像を
複製する。原稿の画像を縮小或いは拡大して複製する、
画像濃度を変化させる等の画像処理しかできない。ま
た、原稿画像を電気信号として読みとり、この電気信号
化された画像情報を電気的に処理することによつて、先
に述べた機能に加えて原稿の一部分を抜き出して複製す
る、複数の画像を合成する、或いは原稿の一部分のみの
画像濃度を変化させる等の画像処理を行なうことのでき
る画像処理装置が提案されている。しかし、この種の画
像処理装置は多くの機能を持つに従つて、装置が複雑に
なり利用者もその装置に慣れた人に限られてしまう。ま
た、画像処理時間も多くかかつてしまい利用者には不便
である。
かし、この種の複写装置では、単に原稿と同一の画像を
複製する。原稿の画像を縮小或いは拡大して複製する、
画像濃度を変化させる等の画像処理しかできない。ま
た、原稿画像を電気信号として読みとり、この電気信号
化された画像情報を電気的に処理することによつて、先
に述べた機能に加えて原稿の一部分を抜き出して複製す
る、複数の画像を合成する、或いは原稿の一部分のみの
画像濃度を変化させる等の画像処理を行なうことのでき
る画像処理装置が提案されている。しかし、この種の画
像処理装置は多くの機能を持つに従つて、装置が複雑に
なり利用者もその装置に慣れた人に限られてしまう。ま
た、画像処理時間も多くかかつてしまい利用者には不便
である。
本発明は以上の点に鑑み、簡単な操作によつて且つ、高
速に画像処理の出来る画像処理装置を提供することを目
的とし、詳しくは、原稿画像を光電変換して読取り画像
信号をビットシリアルに出力する読取手段（1,12−7,12
−５）と、前記読取手段からビットシリアルにで出力さ
れる画像信号を所定ビット数毎のパラレルな画像信号を
変換する第１の変換手段（２−１−1,2−１−２）と、
前記第１の変換手段からのパラレルな画像信号を書読み
アドレスに従って１ページ分記憶し、記憶している画像
信号を読出しアドレスに従ってパラレルに読出す記憶手
段（２−2,2−3,2−４）と、前記記憶手段から所定ビッ
ト数毎にパラレルに読出された画像信号をビットシリア
ルな画像信号に変換する第２の変換手段（２−１−11,2
−１−12）と、前記第２の変換手段からのビットシリア
ルな画像信号に従って記録材上に画像を記録する記録手
段（３）、前記書みアドレス及び前記読出しアドレスを
供給された同期信号に従って形成する形成手段（２−１
−９）とを有し、前記形成手段は前記読取手段からの同
期信号に従つて前記書込みアドレスを形成し、前記読取
手段からの１ページ分の画像信号を前記記憶手段に記憶
せしめ、前記形成手段は前記記録手段からの同期信号に
従って前記読出しアドレスを形成し、前記記憶手段から
の画像信号を読出して前記記録手段に供給せしめ、更に
前記記憶手段から読み出されたパラレルな画像信号をビ
ットシリアルな画像信号に変換することなく画像データ
バスを介して画像蓄積手段（４）に出力する出力手段
（第18図２−１−25）とを有する画像処理装置を提供す
るものである。
速に画像処理の出来る画像処理装置を提供することを目
的とし、詳しくは、原稿画像を光電変換して読取り画像
信号をビットシリアルに出力する読取手段（1,12−7,12
−５）と、前記読取手段からビットシリアルにで出力さ
れる画像信号を所定ビット数毎のパラレルな画像信号を
変換する第１の変換手段（２−１−1,2−１−２）と、
前記第１の変換手段からのパラレルな画像信号を書読み
アドレスに従って１ページ分記憶し、記憶している画像
信号を読出しアドレスに従ってパラレルに読出す記憶手
段（２−2,2−3,2−４）と、前記記憶手段から所定ビッ
ト数毎にパラレルに読出された画像信号をビットシリア
ルな画像信号に変換する第２の変換手段（２−１−11,2
−１−12）と、前記第２の変換手段からのビットシリア
ルな画像信号に従って記録材上に画像を記録する記録手
段（３）、前記書みアドレス及び前記読出しアドレスを
供給された同期信号に従って形成する形成手段（２−１
−９）とを有し、前記形成手段は前記読取手段からの同
期信号に従つて前記書込みアドレスを形成し、前記読取
手段からの１ページ分の画像信号を前記記憶手段に記憶
せしめ、前記形成手段は前記記録手段からの同期信号に
従って前記読出しアドレスを形成し、前記記憶手段から
の画像信号を読出して前記記録手段に供給せしめ、更に
前記記憶手段から読み出されたパラレルな画像信号をビ
ットシリアルな画像信号に変換することなく画像データ
バスを介して画像蓄積手段（４）に出力する出力手段
（第18図２−１−25）とを有する画像処理装置を提供す
るものである。
第１−１図に本発明による画像処理装置の一実施例の構
成を示す。１は原稿画像を光電変換して読取るCCD等の
ラインセンサを有したリーダ部、２はリーダ部１からシ
リアルに出力される電気信号化された原稿の画像情報を
所定の大きさの原稿一枚分を単位として記憶する半導体
ダイナミツクメモリで構成されるバツフアメモリ、３は
バツフアメモリ２に記憶されシリアルに出力される画像
情報により紙の如く記録材に画像形成するレーザービム
プリンタよりなるプリンタ部、４はページメモリ２に記
憶された画像情報を全て或いは一部格納するデイスクメ
モリで、デイスクメモリ４からバツフアメモリ２への画
像情報の転送も行なわれる。又デイスクメモリ４は画像
処理情報も記憶する。５はリーダ部１から出力される画
像情報、バツフアメモリ２に記憶された画像情報及びデ
イスクメモリ４に格納された画像情報を画像処理する画
像処理部、６は利用者が画像処理部５へ画像処理のため
処理情報を入力するデジタイザ、７はデジタイザ６によ
り入力された処理情報を表示し、利用者に対話型式で処
理情報の入力或いは修正等を容易に行なわせるためのCR
T、９は画像情報のDMA転送を制御するDMAコントローラ
である。また、バツフアメモリ２とデイスクメモリと画
像処理部５をまとめて画像処理制御部12とする。実施例
の装置の斜視図を第１−２図に示す。10はバツフアメモ
リ２、デイスクメモリ４、画像処理部５を有した画像処
理制御部12とリーダ部１とプリンタ部３によつて構成さ
れる画像処理ユニツト、11はデージタイザ６とCRT7によ
つて構成される画像処理情報形成ユニツトである。
成を示す。１は原稿画像を光電変換して読取るCCD等の
ラインセンサを有したリーダ部、２はリーダ部１からシ
リアルに出力される電気信号化された原稿の画像情報を
所定の大きさの原稿一枚分を単位として記憶する半導体
ダイナミツクメモリで構成されるバツフアメモリ、３は
バツフアメモリ２に記憶されシリアルに出力される画像
情報により紙の如く記録材に画像形成するレーザービム
プリンタよりなるプリンタ部、４はページメモリ２に記
憶された画像情報を全て或いは一部格納するデイスクメ
モリで、デイスクメモリ４からバツフアメモリ２への画
像情報の転送も行なわれる。又デイスクメモリ４は画像
処理情報も記憶する。５はリーダ部１から出力される画
像情報、バツフアメモリ２に記憶された画像情報及びデ
イスクメモリ４に格納された画像情報を画像処理する画
像処理部、６は利用者が画像処理部５へ画像処理のため
処理情報を入力するデジタイザ、７はデジタイザ６によ
り入力された処理情報を表示し、利用者に対話型式で処
理情報の入力或いは修正等を容易に行なわせるためのCR
T、９は画像情報のDMA転送を制御するDMAコントローラ
である。また、バツフアメモリ２とデイスクメモリと画
像処理部５をまとめて画像処理制御部12とする。実施例
の装置の斜視図を第１−２図に示す。10はバツフアメモ
リ２、デイスクメモリ４、画像処理部５を有した画像処
理制御部12とリーダ部１とプリンタ部３によつて構成さ
れる画像処理ユニツト、11はデージタイザ６とCRT7によ
つて構成される画像処理情報形成ユニツトである。
第２図にデジタイザ６の斜視図を示す。
６はデジタイザ本体、８はスタイラスペンであり、スタ
イラスペン８でデジダイザ６上を指示すると、デジタイ
ザ６上の指示された点の座標情報が画像処理部５に送ら
れ、画像処理部５ではこの座標情報に対応した画像処理
情報が認識される。デジタイザ６の領域６−１はアルフ
アベツト、数字及び文字列コマンド群を入力するために
設けられた入力部であり、斜線の領域６−２は原稿ある
いは記録材を載置する用紙載置位置である。
イラスペン８でデジダイザ６上を指示すると、デジタイ
ザ６上の指示された点の座標情報が画像処理部５に送ら
れ、画像処理部５ではこの座標情報に対応した画像処理
情報が認識される。デジタイザ６の領域６−１はアルフ
アベツト、数字及び文字列コマンド群を入力するために
設けられた入力部であり、斜線の領域６−２は原稿ある
いは記録材を載置する用紙載置位置である。
第３図にデジタイザ６の盤面の詳細図を示す。本実施例
では説明を簡単にするためA4サイズの原稿及び記録材を
用いた場合について述べる。斜線で示す用紙載置位置６
−２はA4サイズに対応していて、用紙は載置基準６−３
に合わせて載置する。これによりデジタイザ６上の用紙
載置位置６−２とバツフアメモリ２に記憶された画像情
報が１対１の対応関係をもつことになる。例えばバツフ
アメモリ２に記憶された原稿画像の一部分を抜き出した
い場合、その抜き出し位置は、この原稿デジタイザ６に
載置し、スタイラスペン８で実際に原稿上のその位置を
指示することによつて指示できる。入力部６−１には前
述した様に数字、アルフアベツト及び文字列コマンド群
が図のように区域分けされて設けられている。例えば
「Ｄ」を入力したい場合にはスタイラスペン８で「Ｄ」
が囲まれている部分を指示することによつてなる。
では説明を簡単にするためA4サイズの原稿及び記録材を
用いた場合について述べる。斜線で示す用紙載置位置６
−２はA4サイズに対応していて、用紙は載置基準６−３
に合わせて載置する。これによりデジタイザ６上の用紙
載置位置６−２とバツフアメモリ２に記憶された画像情
報が１対１の対応関係をもつことになる。例えばバツフ
アメモリ２に記憶された原稿画像の一部分を抜き出した
い場合、その抜き出し位置は、この原稿デジタイザ６に
載置し、スタイラスペン８で実際に原稿上のその位置を
指示することによつて指示できる。入力部６−１には前
述した様に数字、アルフアベツト及び文字列コマンド群
が図のように区域分けされて設けられている。例えば
「Ｄ」を入力したい場合にはスタイラスペン８で「Ｄ」
が囲まれている部分を指示することによつてなる。
第４図にCRT7の画像構成を示す。
CRT7は本実施例ではNEC製の12インチカラーテレビ（JC
−1202DH）である。画面上の領域７−１はA4サイズに対
応した入力画像領域を示し、地色は白色でデジタイザ６
で指示された領域７−４は緑色で表示する。領域７−２
はA4サイズに対応した出力画像領域を示し、地色は青色
でデジタイザ６で指示された領域７−５は赤色で表示す
る。領域７−３はデジタイザ６から入力された処理情報
を表示するアプリケーシヨンバツフアであり、領域７−
６は完成されたアプリケーシヨンを表示するテキストバ
ツフアである。
−1202DH）である。画面上の領域７−１はA4サイズに対
応した入力画像領域を示し、地色は白色でデジタイザ６
で指示された領域７−４は緑色で表示する。領域７−２
はA4サイズに対応した出力画像領域を示し、地色は青色
でデジタイザ６で指示された領域７−５は赤色で表示す
る。領域７−３はデジタイザ６から入力された処理情報
を表示するアプリケーシヨンバツフアであり、領域７−
６は完成されたアプリケーシヨンを表示するテキストバ
ツフアである。
以下に本実施例の画像処理装置の操作方法について述べ
る。本装置の動作の概略は、リーダ部１が読取られた画
像情報に所望の画像処理を行いプリンタ部３により出力
させるものである。
る。本装置の動作の概略は、リーダ部１が読取られた画
像情報に所望の画像処理を行いプリンタ部３により出力
させるものである。
ここにおいて画像処理のための処理情報はデジタイザ６
によりCRT7の領域７−３と対話しながら予じめプログラ
ムとしてデイスクメモリ４に記憶させ、この記憶させた
処理情報に従つて画像処理が行なわれる。この画像処理
のためのプログラムのアプリケーシヨンフアイル定義す
る。また、画像処理部５には複数のアプリケーシヨンフ
アイルを格納することが出来、一つ一つのアプリケーシ
ヨンフアイルには各々２桁の数字或いは６文字のアルフ
アベツト、数字及びブランクの組合せの２通りの方法に
よるフアイル名が付けられる。
によりCRT7の領域７−３と対話しながら予じめプログラ
ムとしてデイスクメモリ４に記憶させ、この記憶させた
処理情報に従つて画像処理が行なわれる。この画像処理
のためのプログラムのアプリケーシヨンフアイル定義す
る。また、画像処理部５には複数のアプリケーシヨンフ
アイルを格納することが出来、一つ一つのアプリケーシ
ヨンフアイルには各々２桁の数字或いは６文字のアルフ
アベツト、数字及びブランクの組合せの２通りの方法に
よるフアイル名が付けられる。
一方、処理情報に従つてバツフアメモリ２からデイスク
メモリ４に転送され格納される画像情報をイメージフア
イルと定義する。デイスクメモリ４は複数のイメージフ
アイルを格納するので、このイメージフアイルにも２桁
の数字或いは６文字のアルフアベツト、数字及びブラン
クの組合せの２通りの方法によるフアイル名が各々に付
けられる。尚、この２種のフアイルは格納時に消去可能
か不可かを指示することが出来る。つまり「Ｗ」を入力
した時は消去不可「＠」を入力した時は消去可能を示
す。
メモリ４に転送され格納される画像情報をイメージフア
イルと定義する。デイスクメモリ４は複数のイメージフ
アイルを格納するので、このイメージフアイルにも２桁
の数字或いは６文字のアルフアベツト、数字及びブラン
クの組合せの２通りの方法によるフアイル名が各々に付
けられる。尚、この２種のフアイルは格納時に消去可能
か不可かを指示することが出来る。つまり「Ｗ」を入力
した時は消去不可「＠」を入力した時は消去可能を示
す。
次に、デジタイザ６から入力される画像処理のためのコ
マンドの定義を示す。コマンドの型式を第５図に示す。
ａはコマンド文字、ｂはパラメータである。コマンドは
図のように１文字のコマンド文字（アルフアベツト）と
括弧で囲まれた数字、アルフアベツト及びブランクの組
合せによるパラメータで定着される。但しパラメータｂ
はコマンドによつては不用の場合もある。
マンドの定義を示す。コマンドの型式を第５図に示す。
ａはコマンド文字、ｂはパラメータである。コマンドは
図のように１文字のコマンド文字（アルフアベツト）と
括弧で囲まれた数字、アルフアベツト及びブランクの組
合せによるパラメータで定着される。但しパラメータｂ
はコマンドによつては不用の場合もある。
以下パラメータの種類を説明する。
画質に関しては、ハーフトーン指定及びエッジ強調の画
像処理ができる。ハーフトーン指定の場合は原稿の読取
り時にデイザ処理をするわけだが、このデイザパターン
を８種類設け「１」「２」…「８」を数字をデジタイザ
６の入力部６−１で入力することでハーフトーの濃さを
定着する。またハーフトーン指定を行わないとき＠を入
力する。またエツジ強調の場合にはデジタイザ６の入力
部６−１で「Ｅ」を入力し、そうでない場合は「＠」を
入力する。
像処理ができる。ハーフトーン指定の場合は原稿の読取
り時にデイザ処理をするわけだが、このデイザパターン
を８種類設け「１」「２」…「８」を数字をデジタイザ
６の入力部６−１で入力することでハーフトーの濃さを
定着する。またハーフトーン指定を行わないとき＠を入
力する。またエツジ強調の場合にはデジタイザ６の入力
部６−１で「Ｅ」を入力し、そうでない場合は「＠」を
入力する。
画像の抜き出し位置や移動位置を示す座標に関してポジ
ションとサイズ２つのパラメータがある。これらのパラ
メータの入力はデジタイザ６の用紙載置位置６−２の所
望位置をスタイラスペン８で指示することによつて入力
され、前述した如くCRT7上に地色とは異なつた色で領域
表示されると同時に、CRT7の領域７−３に具体的な３桁
の数字（mm単位）で表示される。ポジシヨンなるパラメ
ータは、所望の基準座標（Ｘ座標Ｙ座標）を示し、サイ
ズなるパラメータは前記基準座標からのＸ方向及びＹ方
向の長さを示す。
ションとサイズ２つのパラメータがある。これらのパラ
メータの入力はデジタイザ６の用紙載置位置６−２の所
望位置をスタイラスペン８で指示することによつて入力
され、前述した如くCRT7上に地色とは異なつた色で領域
表示されると同時に、CRT7の領域７−３に具体的な３桁
の数字（mm単位）で表示される。ポジシヨンなるパラメ
ータは、所望の基準座標（Ｘ座標Ｙ座標）を示し、サイ
ズなるパラメータは前記基準座標からのＸ方向及びＹ方
向の長さを示す。
「バツフアメモリ２への転送に関するパラメータ」 前述した様に、バツフアメモリ２にはリーダ部から原稿
の画像情報と、デイスクメモリ４からの画像情報が入力
される。これらの画像情報を合成する場合はデジタイザ
６上で「」を入力し、そうでない場合は「＠」を定義
する。
の画像情報と、デイスクメモリ４からの画像情報が入力
される。これらの画像情報を合成する場合はデジタイザ
６上で「」を入力し、そうでない場合は「＠」を定義
する。
以下に１文字コマンドの種類を説明する。これらはデジ
タイザ６の領域６−１の入力部の各文字をスタイラスペ
ンで指示することによつて入力される。
タイザ６の領域６−１の入力部の各文字をスタイラスペ
ンで指示することによつて入力される。
Ｍ…バツフアメモリ２のクリア Ｆ…イメージフアイルのクリア Ｒ…原稿の読取り Ｐ…プリンタ部の出力 Ｌ…イメージフアイルをページメモリ２にロード Ｓ…バツフアメモリ２内の画像情報をデイスクメモリ
４に格納 Ｅ…アプリケーシヨンフアイルの実行 Ｗ…実行中のアプリケーシヨンフアイルを一時中断 Ｑ…実行中のアプリケーシヨンフアイルを中止 Ａ…イメージフアイルのライトプロテクトの指定変更 Ｂ……アプリケーシヨンフアイルのライトプロテクト
の指定変更 Ｔ…アプリケーシヨンフアイルを画像処理部から転送
してテキストバツフアに表示 次に文字列コマドの種類を説明する。
４に格納 Ｅ…アプリケーシヨンフアイルの実行 Ｗ…実行中のアプリケーシヨンフアイルを一時中断 Ｑ…実行中のアプリケーシヨンフアイルを中止 Ａ…イメージフアイルのライトプロテクトの指定変更 Ｂ……アプリケーシヨンフアイルのライトプロテクト
の指定変更 Ｔ…アプリケーシヨンフアイルを画像処理部から転送
してテキストバツフアに表示 次に文字列コマドの種類を説明する。
「APC転送」…CRT7の領域７−３のアプリケーシヨンバ
ツフアの処理情報を画像処理部５へ転送し、記憶させ
る。
ツフアの処理情報を画像処理部５へ転送し、記憶させ
る。
「TEX転送」…テキストバツフアの内容を画像処理部５
へ転送する。
へ転送する。
「EDIT」…CRT7上のカーソルを領域７−３のアプリケー
シヨンバツフアに移動する。
シヨンバツフアに移動する。
「EXIT」…「EDIT」，「TRACE」，「POSITION」，「SIZ
E」の解除。
E」の解除。
「TRACE」…アプリケーシヨンフアイル内容をCRT7に表
示する。
示する。
「ENTER」…テキストバツフアの内容をアプリケーシヨ
ンバツフアへ移す。
ンバツフアへ移す。
「DELETE」…カーソル上の文字を消去する。
「CLR LINE」…CRT7の領域７−３をクリアする。
「←」…カーソルを左に１つ移動する。
「→」…カーソルを右に１つ移動する。
「画面クリア」…CRT7の領域７−１及び７−２をクリア
する。
する。
「POSITION」…ポジシヨン入力指定。
「SIZE」…サイズ入力指定 以上のパラメーター、一文字コマンド及び文字列コマン
ドを用いた画像処理例を第６図を用いて説明する。この
画像処理は（ａ）で示す１枚目の原稿のn1なる領域とｂ
と示す２枚目の原稿のn2なる領域の画像情報を抜き出し
て、Ｃで示す様に並び換えて一覧表を作成するものであ
る。（尚この画像処理をプログラムしたアプリケーシヨ
ンフアイルのフアイル名を01とする。） 以下、アプリケーシヨンフアイルの作成手順示す。
ドを用いた画像処理例を第６図を用いて説明する。この
画像処理は（ａ）で示す１枚目の原稿のn1なる領域とｂ
と示す２枚目の原稿のn2なる領域の画像情報を抜き出し
て、Ｃで示す様に並び換えて一覧表を作成するものであ
る。（尚この画像処理をプログラムしたアプリケーシヨ
ンフアイルのフアイル名を01とする。） 以下、アプリケーシヨンフアイルの作成手順示す。
１枚目の原稿ａをデジタイザ６の用紙載置位置６−２
に載置する。
に載置する。
「０」「１」を指示。…アプリケーシヨンフアイル名
を01とする。
を01とする。
「Ｒ」を指示。…原稿を読取りバツフアメモリ２に記
憶する。
憶する。
「Ｓ」「（」「０」「１」を指示。…原稿ａの抽出す
るn1領域の画像情報をフアイル名01のイメージフアイル
としてデイスクメモリ４に格納する。
るn1領域の画像情報をフアイル名01のイメージフアイル
としてデイスクメモリ４に格納する。
「）」…イメージフアイル01に関するパラメータ入力
完了。
完了。
デジタイザ６の用紙載置位置６−２から原稿ａを取り
除き、原稿ｂを載置する。
除き、原稿ｂを載置する。
「Ｒ」…原稿を読取りバツフアメモリ２に記憶する。
「Ｓ」「（」「０」「２」…原稿ｂの抽出するn2領域
の画像情報をフアイル名02イメージフアイルとしてデイ
スクメモリ４に格納する。
の画像情報をフアイル名02イメージフアイルとしてデイ
スクメモリ４に格納する。
「）」…イメージフアイル02に関するパラメーター入
力完了。
力完了。
デジタイザ６の用紙載置位置６−２から原稿ｂを取り
除き、記録材Ｃを載置する。
除き、記録材Ｃを載置する。
「Ｌ」「（」「０」「３」…フアイル名03のイメージ
フアイル（中身は０）をバツフア２へ格納。
フアイル（中身は０）をバツフア２へ格納。
「＠」「）」…バツフアメモリ１内に既に格納されて
いる画像情報に代えてフアイル名03の画像情報を格納。
いる画像情報に代えてフアイル名03の画像情報を格納。
「Ｌ」「（」「０」「１」…フアイル名01のイメージ
フアイルをバツフアメモリ２へロード。
フアイルをバツフアメモリ２へロード。
「」…バツフアメモリ２内に既に格納されている画
像情報に重ねて記憶。
像情報に重ねて記憶。
「）」…パラメータ入力完了。
「Ｌ」「（」「０」「２」…フアイル名02のイメージ
フアイルをバツフアメモリ２へロード。
フアイルをバツフアメモリ２へロード。
「０」…バツフアメモリ２内に既に格納されている画
像情報に重ねて格納。
像情報に重ねて格納。
「）」…パラメータ入力完了。
「Ｐ」「（」「５」「）」…プリント枚数を５枚と設
定。
定。
「APC転送」…以上〜によつて形成されたアプリ
ケーシヨンフアイルを画像処理部５へ転送。デイスクメ
モリ４に記憶。
ケーシヨンフアイルを画像処理部５へ転送。デイスクメ
モリ４に記憶。
以上の処理情報はデジタイザ６上をスタイラスペン８に
よつて指示することによつて形成される。つまり任意の
画像を抜き出し及び画像合成のための位置を指示するこ
とと、画像を読取る画像処理を行なわせるコマンド情報
とが同一のデジタイザ６上で入力出来る。従つて、画像
処理情報の形成が同一手段によつてつ容易に行なわれる
ことになる。また、以上の様に形成された画像情報はCR
T7のアプリケーシヨンバツフア７−３に表示される。第
７図にこれを示す。第７図中四角形で示した位置には、
デジタイザ６上の用紙載置位置６−２をスタイラスペン
８で指示することによつて入力された座標情報がＸ方向
及びＹ方向各々３ケタの数字（単位mm）で表示されてい
る。例えば第６図の原稿ａのＡ点が座標98mmY座標63mm
の位置で、Ｂ点がＡ座標からＸ方向23mmY方向へ54mmと
すると、第７図の１行目は、 01 RS（01098063023054）RS…… となる。
よつて指示することによつて形成される。つまり任意の
画像を抜き出し及び画像合成のための位置を指示するこ
とと、画像を読取る画像処理を行なわせるコマンド情報
とが同一のデジタイザ６上で入力出来る。従つて、画像
処理情報の形成が同一手段によつてつ容易に行なわれる
ことになる。また、以上の様に形成された画像情報はCR
T7のアプリケーシヨンバツフア７−３に表示される。第
７図にこれを示す。第７図中四角形で示した位置には、
デジタイザ６上の用紙載置位置６−２をスタイラスペン
８で指示することによつて入力された座標情報がＸ方向
及びＹ方向各々３ケタの数字（単位mm）で表示されてい
る。例えば第６図の原稿ａのＡ点が座標98mmY座標63mm
の位置で、Ｂ点がＡ座標からＸ方向23mmY方向へ54mmと
すると、第７図の１行目は、 01 RS（01098063023054）RS…… となる。
ここでこのフアイル名01のアプリケーシヨンフアイルに
よる装置の動作を要約すると、以下の様になる。
よる装置の動作を要約すると、以下の様になる。
まず、第６図ａで示した１枚目の原稿をリーダ部１で読
取り、バツフアメモリ２へ格納し、その格納された画像
情報からn1なる画像情報をデイスクメモリ４に01なるフ
アイル名をもつて格納する。次に第６図で示した２枚目
の原稿をリーダ部１で読取り、バツフアメモリ２へ格納
し、その格納された画像情報からn2なる画像情報をデイ
スクメモリ４に02なるフアイル名をもつて格納する。そ
の後、デイスクメモリ４からフアイル名03なるイメージ
フアイルをバツフアメモリ２へ転送（前記した画像処理
例ではフアイル名03のイメージフアイルは白画像であ
り、このイメージフアイルをバツフアメモリ２に転送す
ることによつてバツフアメモリ２のオールクリアとな
る。）し、フアイル名01のイメージフアイルをバツフア
メモリ２のm1領域へ、フアイル名02のイメージフアイル
をバツフアメモリ２のm2領域へ転送し格納する。これに
よつてバツフアメモリ２内には画像情報n1,n2が第６図
Ｃの様に配置された１ページ分の画像情報が形成されて
いる。そしてバツフアメモリ２内の内容を全てプリンタ
部３に出力し、プリンタ部３で５枚の記録材に記録す
る。また、デジタイザ６で最後に指示された「APC転
送」によつて以上の画像処理のためのアプリケーシヨン
フアイルがフアイル名01をもつてデイスクメモリ４に記
憶された。
取り、バツフアメモリ２へ格納し、その格納された画像
情報からn1なる画像情報をデイスクメモリ４に01なるフ
アイル名をもつて格納する。次に第６図で示した２枚目
の原稿をリーダ部１で読取り、バツフアメモリ２へ格納
し、その格納された画像情報からn2なる画像情報をデイ
スクメモリ４に02なるフアイル名をもつて格納する。そ
の後、デイスクメモリ４からフアイル名03なるイメージ
フアイルをバツフアメモリ２へ転送（前記した画像処理
例ではフアイル名03のイメージフアイルは白画像であ
り、このイメージフアイルをバツフアメモリ２に転送す
ることによつてバツフアメモリ２のオールクリアとな
る。）し、フアイル名01のイメージフアイルをバツフア
メモリ２のm1領域へ、フアイル名02のイメージフアイル
をバツフアメモリ２のm2領域へ転送し格納する。これに
よつてバツフアメモリ２内には画像情報n1,n2が第６図
Ｃの様に配置された１ページ分の画像情報が形成されて
いる。そしてバツフアメモリ２内の内容を全てプリンタ
部３に出力し、プリンタ部３で５枚の記録材に記録す
る。また、デジタイザ６で最後に指示された「APC転
送」によつて以上の画像処理のためのアプリケーシヨン
フアイルがフアイル名01をもつてデイスクメモリ４に記
憶された。
このようにデイスクメモリ４に記憶された処理情報（ア
プリケーシヨンフアイル）を用いて実際に画像処理装置
を駆動させる場合、その駆動開始指令は第１−２図に示
す画像処理ユニツト10に設けられている操作部13から入
力される。第８図に操作部13の詳細図を示す。13−１は
アプリケーシヨンフアイル名を表示する２桁の表示器、
13−２はプリンタ部３でプリントさせる所望枚数を表示
する枚数表示器、13−３は数値設定のためのキーボード
で、フアイル名及び所望プリント枚数の設定に用いる。
13−４はキーボード13−３で設定された数値を入力する
ためのエンターキー、13−５は画像処理を開始させるエ
クスキユートキー、13−６は実行中の画像処理を中断さ
せるストツプキーでこのストツプキー13−６が押される
と、その時点で動作中の作業を完了した後、装置をスタ
ンバイ状態にさせる。13−７〜13−12は画像処理ユニツ
ト10の装置状態を表示するランプ群であり、13−７はキ
ーボード13−３から入力された表示器13−１で表示され
たアプリケーシヨンフアイルがデイスクメモリ４に記憶
されていないことを示すランプ。13−８はプリンタ部３
の記録材供給系における紙づまりの発生を示すランプ。
13−９は原稿を自動的にリーダ部１へ搬送し、その読取
り後排出する自動原稿送り装置を用いた場合に、その装
置内での原稿の紙づまりの発生を示すランプ、13−10は
プリンタ部３の記録材がなくなつたことを示すランプ、
13−11はプリンタ部３の現像剤の補給時期を示すラン
プ、13−12は装置がスタンバイ状態にないことを示すラ
ンプ、以上のランプのうちランプ13−11以外の５個のラ
ンプが１個以上点燈している場合、リーダ部１及びプリ
ンタ部３は作動しない。また、装置の作動中に上記５個
のランプが１個以上点燈した場合は、その時点で動作完
了した後装置は停止する。
プリケーシヨンフアイル）を用いて実際に画像処理装置
を駆動させる場合、その駆動開始指令は第１−２図に示
す画像処理ユニツト10に設けられている操作部13から入
力される。第８図に操作部13の詳細図を示す。13−１は
アプリケーシヨンフアイル名を表示する２桁の表示器、
13−２はプリンタ部３でプリントさせる所望枚数を表示
する枚数表示器、13−３は数値設定のためのキーボード
で、フアイル名及び所望プリント枚数の設定に用いる。
13−４はキーボード13−３で設定された数値を入力する
ためのエンターキー、13−５は画像処理を開始させるエ
クスキユートキー、13−６は実行中の画像処理を中断さ
せるストツプキーでこのストツプキー13−６が押される
と、その時点で動作中の作業を完了した後、装置をスタ
ンバイ状態にさせる。13−７〜13−12は画像処理ユニツ
ト10の装置状態を表示するランプ群であり、13−７はキ
ーボード13−３から入力された表示器13−１で表示され
たアプリケーシヨンフアイルがデイスクメモリ４に記憶
されていないことを示すランプ。13−８はプリンタ部３
の記録材供給系における紙づまりの発生を示すランプ。
13−９は原稿を自動的にリーダ部１へ搬送し、その読取
り後排出する自動原稿送り装置を用いた場合に、その装
置内での原稿の紙づまりの発生を示すランプ、13−10は
プリンタ部３の記録材がなくなつたことを示すランプ、
13−11はプリンタ部３の現像剤の補給時期を示すラン
プ、13−12は装置がスタンバイ状態にないことを示すラ
ンプ、以上のランプのうちランプ13−11以外の５個のラ
ンプが１個以上点燈している場合、リーダ部１及びプリ
ンタ部３は作動しない。また、装置の作動中に上記５個
のランプが１個以上点燈した場合は、その時点で動作完
了した後装置は停止する。
次に、前述の様に形成されデイスクメモリ４に記憶され
ているアプリケーシヨンフアイルをもとに、画像処理を
行なう操作例を示す。尚、例としてフアイル名23のアプ
リケーシヨンフアイルの画像処理を行ない５枚のプリン
トを得る場合である。画像処理に関する処理情報はデイ
スクメモリ４にアプリケーシヨンフアイルとして記憶さ
れているので、この場合はフアイル名23のアプリケーシ
ヨンフアイルをデイスクメモリ４から呼びだし、画像処
理部のシーケンスRAMに転送に、更に所望プリント枚数
５を設定することと、リーダ部１に原稿をセツトするこ
とだけの操作が必要である。又、本装置は利用者へキー
入力の手順を装置側から与えるようになつている。つま
り、アプリケーシヨンフアイルのフアイル名を入力する
場合は、アプリケーシヨン名の表示器13−１が点滅しプ
リント枚数の入力の場合はプリント枚数表示器13−２が
点滅し、入力を利用者に促す。以下にその様子を述べ
る。
ているアプリケーシヨンフアイルをもとに、画像処理を
行なう操作例を示す。尚、例としてフアイル名23のアプ
リケーシヨンフアイルの画像処理を行ない５枚のプリン
トを得る場合である。画像処理に関する処理情報はデイ
スクメモリ４にアプリケーシヨンフアイルとして記憶さ
れているので、この場合はフアイル名23のアプリケーシ
ヨンフアイルをデイスクメモリ４から呼びだし、画像処
理部のシーケンスRAMに転送に、更に所望プリント枚数
５を設定することと、リーダ部１に原稿をセツトするこ
とだけの操作が必要である。又、本装置は利用者へキー
入力の手順を装置側から与えるようになつている。つま
り、アプリケーシヨンフアイルのフアイル名を入力する
場合は、アプリケーシヨン名の表示器13−１が点滅しプ
リント枚数の入力の場合はプリント枚数表示器13−２が
点滅し、入力を利用者に促す。以下にその様子を述べ
る。
1. アプリケーシヨンフアイル名を示す表示器13−１が
「00」表示で点滅している。
「00」表示で点滅している。
2. 利用者はキーボード13−３においてフアイル13−１
においてフアイル名の「２」「３」を押す。
においてフアイル名の「２」「３」を押す。
3. 表示器13−１が「23」を点滅表示している。
4. 利用者は「ENTER」キー13−４を押す。
5. 表示器13−１は点滅をやめ「23」を表示、同時にプ
リント枚数表示器13−２が「00」表示で点滅している。
リント枚数表示器13−２が「00」表示で点滅している。
6. 利用者はキーボード13−３においてプリント枚数
「５」を押す。
「５」を押す。
7. 表示器13−２が「５」を点滅表示している。
8. 利用者は「ENTER」キー13−４を押す。
9. 表示器13−２は点滅をやめ「05」を表示。
6. 「EXCUT」キー13−５を押す。
7. 装置が動作を開始する。
この様にデイスクメモリ４に既に記憶されているアプリ
ケーシヨンフアイルによつて画像処理を行なう場合は、
デジタイザ６及びCRT7によつて構成される画像処理情報
形成ユニツトを必要とせずに、画像処理を行なうことが
できる。
ケーシヨンフアイルによつて画像処理を行なう場合は、
デジタイザ６及びCRT7によつて構成される画像処理情報
形成ユニツトを必要とせずに、画像処理を行なうことが
できる。
第９図に本実施例の回路のブロック図を示す。
１はリーダ部、３はプリンタ部、６はデジタイザ、７は
CRT、12は第１−１図のバツフアメモリ２とデイスクメ
モリ４と画像処理部５とDMAコントロール９を主な構成
要素とする画像処理制御部である。
CRT、12は第１−１図のバツフアメモリ２とデイスクメ
モリ４と画像処理部５とDMAコントロール９を主な構成
要素とする画像処理制御部である。
画像処理制御部12内にはマルチバス12−10が設けられて
いる。マルチバス12−10は一般的は標準パスである。こ
のマルチバス12−10の使用権を取得し、他の回路ブロツ
クを制御することのできる回路ブロツクをマスタ機能ブ
ロツク、そうでないものをスレーブ機能ブロツクと呼ぶ
とすると、マルチバス12−10に接続している４回路ブロ
ツクつまりCPU回路ブロツク12−1,DMAコントローラ9,半
導体バツフアメモリの具備するバツフアメモリ回路ブロ
ツク12−３、リーダ＆プリンタシーケンスコントローラ
12−４のうちCPU12−１とDMAコントローラ９がマスタ機
能ブロツクでありバツフアメモリ回路ブロツク12−３と
リーダ＆プリンタシーケンスコントローラ12−４がスレ
ーブ機能ブロツクである。この回路ブロツクは各々マル
チバスライン12−12,12−13,12−14,12−15でマルチバ
ス12−10に接続している。12−16〜12−20はDMAコント
ローラ９、リーダ＆プリンタシーケンスコントローラ12
−４、デイザコントローラ12−９、シフトメモリ12−
５、バツフアメモリ回路ブロツク12−３からCPU回路ブ
ロツク12−１へ入力される割込みラインである。12−2
1,12−22はリーダ部１の２個のラインセンサCCD1,2によ
つて光電変換された画像情報を転送する画像信号ライン
である。12−23は画質処理のデイザに関する情報がデイ
ザコントローラ12−９から出力されるラインである。12
−24と12−25は、ラインセンサCCD1.2から得られた画像
情報をエツジ強調指定のときは予じめ決められたスレシ
ヨルドに従いA/D変換し、ハーフトーン指定のときはデ
イザコントローラ12−９からの信号によりA/D変換し画
質処理された画像情報の転送と、これらの画質処理に関
する制御情報の転送を行うラインである。12−26はライ
ン12−24と12−25のパラレルな画像信号によつて得た１
走査ラインの画像信号をバツフアメモリ回路ブロツク12
−３へ転送するラインでありまたその制御情報を含む。
いる。マルチバス12−10は一般的は標準パスである。こ
のマルチバス12−10の使用権を取得し、他の回路ブロツ
クを制御することのできる回路ブロツクをマスタ機能ブ
ロツク、そうでないものをスレーブ機能ブロツクと呼ぶ
とすると、マルチバス12−10に接続している４回路ブロ
ツクつまりCPU回路ブロツク12−1,DMAコントローラ9,半
導体バツフアメモリの具備するバツフアメモリ回路ブロ
ツク12−３、リーダ＆プリンタシーケンスコントローラ
12−４のうちCPU12−１とDMAコントローラ９がマスタ機
能ブロツクでありバツフアメモリ回路ブロツク12−３と
リーダ＆プリンタシーケンスコントローラ12−４がスレ
ーブ機能ブロツクである。この回路ブロツクは各々マル
チバスライン12−12,12−13,12−14,12−15でマルチバ
ス12−10に接続している。12−16〜12−20はDMAコント
ローラ９、リーダ＆プリンタシーケンスコントローラ12
−４、デイザコントローラ12−９、シフトメモリ12−
５、バツフアメモリ回路ブロツク12−３からCPU回路ブ
ロツク12−１へ入力される割込みラインである。12−2
1,12−22はリーダ部１の２個のラインセンサCCD1,2によ
つて光電変換された画像情報を転送する画像信号ライン
である。12−23は画質処理のデイザに関する情報がデイ
ザコントローラ12−９から出力されるラインである。12
−24と12−25は、ラインセンサCCD1.2から得られた画像
情報をエツジ強調指定のときは予じめ決められたスレシ
ヨルドに従いA/D変換し、ハーフトーン指定のときはデ
イザコントローラ12−９からの信号によりA/D変換し画
質処理された画像情報の転送と、これらの画質処理に関
する制御情報の転送を行うラインである。12−26はライ
ン12−24と12−25のパラレルな画像信号によつて得た１
走査ラインの画像信号をバツフアメモリ回路ブロツク12
−３へ転送するラインでありまたその制御情報を含む。
12−27はCPU12−１がバツフアメモリ回路ブロツク12−
３内のバツフアメモリ２であるダイナミツクメモリ用の
リフレツシユトリガ信号ラインである。12−28はバツフ
アメモリ２が２つのバンクを有しているので、そのバン
クの選択信号ラインである。12−29はシフトメモリ12−
５からバツフアメモリ回路ブロツク12−３へ画像情報が
入力されている期間と出力されている期間を示す期間信
号ラインである。12−30はバツフアメモリ回路ブロツク
12−３から１本のシリアルな画像情報をプリンタ部３へ
出力するラインである。12−31はプリンタ部３のレーザ
をバツクグラウンドスキヤンの場合非画像領域において
発光させるビデオブランク信号と、水平同期信号を得る
ためにレーザを強制的に発光させる信号ラインである。
12−32はデイザコントローラ12−９によつて原稿上のハ
ーフトーン処理する領域指定の座標情報とデザインの種
類を決定する信号ラインである。12−23はデジタイザ７
上の座標情報をCPU12−１に転送するラインであり、又C
PU13−１からはデイスクメモリ４内のフアイル情報がこ
のラインを介してCRT＆デジタイザコントローラ12−８
に送られる。12−34はデジタイザ６からの座標情報が入
力されるラインである。12−35はCRT＆デジタイザコン
トローラ12−８から出力されるビデオ信号ラインであ
る。12−36はリーダ＆プリンタシーケンスコントローラ
12−４内のプロセッサで処理すべき入力信号と処理した
信号のラインである。インターフエース12−６はリーダ
部１とプリンタ部３内に設けられた各種センサの出力信
号をリーダ＆プリンタシーケンスコントローラ12−４に
入力できる形に変換することと、モータ，ヒータ，レー
ザ等の駆動信号を出力することを行なう。
３内のバツフアメモリ２であるダイナミツクメモリ用の
リフレツシユトリガ信号ラインである。12−28はバツフ
アメモリ２が２つのバンクを有しているので、そのバン
クの選択信号ラインである。12−29はシフトメモリ12−
５からバツフアメモリ回路ブロツク12−３へ画像情報が
入力されている期間と出力されている期間を示す期間信
号ラインである。12−30はバツフアメモリ回路ブロツク
12−３から１本のシリアルな画像情報をプリンタ部３へ
出力するラインである。12−31はプリンタ部３のレーザ
をバツクグラウンドスキヤンの場合非画像領域において
発光させるビデオブランク信号と、水平同期信号を得る
ためにレーザを強制的に発光させる信号ラインである。
12−32はデイザコントローラ12−９によつて原稿上のハ
ーフトーン処理する領域指定の座標情報とデザインの種
類を決定する信号ラインである。12−23はデジタイザ７
上の座標情報をCPU12−１に転送するラインであり、又C
PU13−１からはデイスクメモリ４内のフアイル情報がこ
のラインを介してCRT＆デジタイザコントローラ12−８
に送られる。12−34はデジタイザ６からの座標情報が入
力されるラインである。12−35はCRT＆デジタイザコン
トローラ12−８から出力されるビデオ信号ラインであ
る。12−36はリーダ＆プリンタシーケンスコントローラ
12−４内のプロセッサで処理すべき入力信号と処理した
信号のラインである。インターフエース12−６はリーダ
部１とプリンタ部３内に設けられた各種センサの出力信
号をリーダ＆プリンタシーケンスコントローラ12−４に
入力できる形に変換することと、モータ，ヒータ，レー
ザ等の駆動信号を出力することを行なう。
12−37はリーダ部１の光学系走査モータを駆動するため
の信号ライン、12−38はリーダ１内のセンサ信号ランイ
である。12−39は操作部13を介して利用者と対話するラ
インである。12−40はプリンタ部３のスキヤナーの回転
を検知するライン、12−41はレーザの安定のためにレー
ザの温度を検知するライン、12−42はプリンタ部３を駆
動するための信号と各種センサの信号ラインである。バ
ツフアメモリ回路のブロツク12−３はマルチバス12−10
とは接続していない２本のラインつまりリーダ部１から
シリアルな画像情報を入力するライン12−26、プリンタ
部２へシリアルな画像情報を出力するライン12−30と、
マルチバス12−10と接続するライン12−14を画像情報転
送ラインとして有している。これにより、画像情報がリ
ーダ部１から入力中及びプリンタ部３へ出力中にも拘わ
らず、マルチバス12−10に接続しているCPU2−１は画像
処理に関係のある動作を実行することができる。
の信号ライン、12−38はリーダ１内のセンサ信号ランイ
である。12−39は操作部13を介して利用者と対話するラ
インである。12−40はプリンタ部３のスキヤナーの回転
を検知するライン、12−41はレーザの安定のためにレー
ザの温度を検知するライン、12−42はプリンタ部３を駆
動するための信号と各種センサの信号ラインである。バ
ツフアメモリ回路のブロツク12−３はマルチバス12−10
とは接続していない２本のラインつまりリーダ部１から
シリアルな画像情報を入力するライン12−26、プリンタ
部２へシリアルな画像情報を出力するライン12−30と、
マルチバス12−10と接続するライン12−14を画像情報転
送ラインとして有している。これにより、画像情報がリ
ーダ部１から入力中及びプリンタ部３へ出力中にも拘わ
らず、マルチバス12−10に接続しているCPU2−１は画像
処理に関係のある動作を実行することができる。
以上、説明したように、画像処理を行なう場合、画像処
理装置の実際の駆動に先だつて、画像処理に係る処理情
報、つまり原稿の画像処理領域の指定、画像処理内容の
指示、プリントアウト領域の指定、画像処理部内に格納
するための画像情報のフアイル名の指定、一組の画像処
理情報のフアイル名の指定をCRT7と対話しながらデジタ
イザ６上をスタイラスペン８で指示することによつて形
成することになる。従つて簡単な操作により複雑な装置
を必要とせずに又、画像抜き出しの位置指定やその画像
処理に係る情報が、共通の手段によつて形成できる点に
おいて画像処理が容易に行なえる画像処理装置を提供す
る。また、リーダ部１のラインセンサによつて読取られ
連続得に出力される一頁分の画像情報を記憶するための
半導体ダイナミツクメモリを用いているのでリーダ部１
から出力される画像情報を記憶手段へ入力する場合、中
間バツフア等の同期手段を用いずに直接入力することが
できた。又、プリンタ部３へ出力する場合においても同
様であり、且つ、画像情報のメモリ手段への読込み及び
メモリ手段から読出しを高速に行なうことができる。
理装置の実際の駆動に先だつて、画像処理に係る処理情
報、つまり原稿の画像処理領域の指定、画像処理内容の
指示、プリントアウト領域の指定、画像処理部内に格納
するための画像情報のフアイル名の指定、一組の画像処
理情報のフアイル名の指定をCRT7と対話しながらデジタ
イザ６上をスタイラスペン８で指示することによつて形
成することになる。従つて簡単な操作により複雑な装置
を必要とせずに又、画像抜き出しの位置指定やその画像
処理に係る情報が、共通の手段によつて形成できる点に
おいて画像処理が容易に行なえる画像処理装置を提供す
る。また、リーダ部１のラインセンサによつて読取られ
連続得に出力される一頁分の画像情報を記憶するための
半導体ダイナミツクメモリを用いているのでリーダ部１
から出力される画像情報を記憶手段へ入力する場合、中
間バツフア等の同期手段を用いずに直接入力することが
できた。又、プリンタ部３へ出力する場合においても同
様であり、且つ、画像情報のメモリ手段への読込み及び
メモリ手段から読出しを高速に行なうことができる。
第９図で示されるCRT＆デジタイザコントローラ回路ブ
ロツク12−８の詳細を第10図に示す。このブロツクには
アツプル社のAPPLE IIを使用しており、第10図はAPPLE
IIの回路図を記載してある。従つて詳細についてはAPPL
E IIのマニユアルに記載されている。
ロツク12−８の詳細を第10図に示す。このブロツクには
アツプル社のAPPLE IIを使用しており、第10図はAPPLE
IIの回路図を記載してある。従つて詳細についてはAPPL
E IIのマニユアルに記載されている。
第９図で示されるCPU回路のブロツク12−１の詳細を第1
1図に示す。このブロツクにはインテル社のシングルボ
ードコンピユータSBC 86/12を使用しており、第11図はS
BC 86/12の回路図を記載してある。従つて詳細について
はSBC 86/12のマニユアルに記載されている。
1図に示す。このブロツクにはインテル社のシングルボ
ードコンピユータSBC 86/12を使用しており、第11図はS
BC 86/12の回路図を記載してある。従つて詳細について
はSBC 86/12のマニユアルに記載されている。
第９図で示されるリーダ＆プリンタシーケンスコントロ
ーラ回路ブロツク12−４の詳細を第12図に示す。このブ
ロツクにはインテル社のシングルボードコピユータSBC5
69を使用しており、第12図はSBC569の回路図を記載して
ある。従つて詳細についてはSBC569のマニユアルに記載
されている。
ーラ回路ブロツク12−４の詳細を第12図に示す。このブ
ロツクにはインテル社のシングルボードコピユータSBC5
69を使用しており、第12図はSBC569の回路図を記載して
ある。従つて詳細についてはSBC569のマニユアルに記載
されている。
第９図で示されるDMAコントローラ回路ブロツク９の詳
細を第13図に示す。９−１はDMA機能を内臓したIOプロ
セツサ、インテル8089で本回路ブロツクの機能の中心と
なるものである。デバイス自体の詳細は8089のマニユア
ルに記載されている。９−２はバスアービタ8289でIOプ
ロセツサ９−１からのステータス情報に従い、マルチバ
ス12−13と結合することによりマルチバス12−13の使用
権を獲得し、使用後マルチバス12−13を解放するような
機能をもつ。詳細な機能についてはインテル8289のマニ
ユアルに記載されている。９−３はバスコントローラ82
88でありバスアービタ９−２でマルチバス12−13の使用
権を取得後、マルチバス12−１にアドレスおよびデータ
信号を出力又は入力し且つ、メモリラインコマンドMWTC
とメモリリードコマンドを出力する。つまりマルチバス
12−13に対するマスタ機能をブロツクは前記バスアービ
タ９−２とバスコントローラ8288を有することで、マル
チバス12−13へのアクセスが可能になつている。従つつ
て、スレーブ機能ブロツクはこの２つのデバイスをもつ
ておらず、マルチバス12−13より一方的にアクセスされ
ることになる。尚、バスコントローラ8288自体の詳細は
インテル8288のマニユアルに記載されている。９−４は
クロツクジエネレータ8284で、外部の発振器を入力手段
とし、所定の周波数のクロツク信号をIOプロセツサー９
−1,バスアービタ９−２、バスコントローラ９−３へ与
え、且つIOプロセツサ９−１に対して、バスサイクルが
ウエイト・ステートに入るか否かの判断情報およびウエ
イトステートの解除の判断情報として、周辺回路からメ
モリOR I/Oアクノレツジ（メモリ又はI/Oからのライト
又はリードに対する応答）信号を受けとり、それに従つ
てレデイ信号を出力する機能を有している。詳細はイン
テル8284のマニユアルに記載されている。９−５はこの
回路ブロツク内の内部バスであつてマルチバス12−13に
対してローカルバスになる。バス構造としてはアドレス
バスが16ビツトで64KBYTEのアドレス空間をもち、デー
タバスは８ビツトである。９−６はアドレス／データ・
バツフアで、このブロツクは２つのアドレス／データバ
ツフアからなり、一つはマルチバス12−13に対するもの
であり、他は内部バス９−５に対するものである。この
バツフア９−６のもつ基本的機能としてはIOプロセツサ
ー９−１から出力されるアドレス及びデータ情報はマル
チプレクスされ同一ライン上に時分割されて出力され
つ。つまり、最初にアドレス情報、次いでデータ情報が
出力されるので、まずアドレス情報をアドレスバツフア
にラツチし、次いで来るデータ情報がリードコマンドか
ライトコマンドかにより、このデータを転送するか読込
むのかの切換えを行なうことである。そこで、前者のバ
ツフアについて言うならばバスコントローラ９−３から
のアドレスラツチイネブルALE信号の出力されるタイミ
ングでは、すでにIOプロセツサ９−１よりアドレス／デ
ータラインにアドレス情報が出力されているので、前記
信号によりアドレス情報をアドレスバツフアにラツチす
る。そして、その後マルチバスの使用権をバスアービタ
９−２により取得済みであればバスアービタ９−２はア
ドレスイネブルAEN信号を出力し、この信号により、ア
ドレスバツフアはラツチしているアドレス情報をマルチ
バス12−13に出力する。もし、これがライトコマンドに
対するものであればIOプロセツサ９−１はアドレス／デ
ータライン上にアドレス情報を出力した後、その時点で
マルチバス12−13が取得済みであればデータ情報を出力
する。これにともないバスコントローラ９−３はデータ
イネブルDEN信号を出力し、アドレス情報とともにデー
タ情報をデータバツファを介してマルチバス12−13に出
力する。この時のトランスミツトかリードかの切換え信
号はバスコントローラ９−３からDT/Rとして出力される
のでこれに合わせてデータ情報をマルチバス12−13に転
送する。リードコマンドの場合はバスコントローラ９−
３はDEN信号出力せず、データバツフアはDT/Rをリード
モードにしてマルチバス12−13上のデータ情報をIOプロ
セツサ９−１のアドレス／データラインに乗せる。この
データのIOプロセツサ９−１による読込みは、アクセス
したメモリからのトランスフアクノレツジXACK信号を確
認した上で行なうようになつている。内部バス９−５に
対するアドレス／データバツフアについては、アドレス
をラツチするタイミングは前述の場合と同様である。す
なわちマルチバス12−13用のアドレスバツフアも内部バ
ス９−５用のアドレスバツフアもIOプロセツサ９−１か
ら出力されるアドレス情報をいずれのバスをアクセスす
るかには拘らず、同等にラツチする。但し、マルチバス
12−13に対する場合のみ出力するか否かの信号がバスア
ービタ９−２からのAEN信号によつて行なわれるだけで
ある。次に内部バス用のデータバツフアを出力イネブル
するか否かはバスコントローラ９−３のベリフエラルデ
ータイネブルPDEN信号によつて決められ、トランスミツ
トかリードかの方向切換はマルチバス12−13に対するデ
ータバツフアと同じくバスコントローラ９−３のDT/Rの
信号で行なわれる。９−７は同期信号発生回路で、目的
はIOプロセツサ９−１がこのブロツク内の周辺ユニツト
（メモリ、I/O等）をアクセスした場合、これらのユニ
ツトからの応答を確認した上でIOプロセツサ９−１が次
の動作に入るようになつていて、これらの応答信号をIO
プロセツサ９−１のバスサイクルに同期する様な格好で
クロツクジエネレータ９−４はIOプロセツサ９−１にレ
デイ信号として送出する。９−８はROMでデバイスとし
ては2716を２個有している。従つて4KBYTESの容量を有
しており、IOプロセツサ９−１のマイクロプログラムを
格納するメモリである。９−９は通常のI/Oポートでデ
バイスとしては8212を２個用いている。目的は周辺機器
を制御するものであるが、本実施例では何も制御してお
らず開放されている。９−10はアドレスデコーダでROM9
−８とI/Oポート９−９のチツプ選択信号を生成させる
ために、内部バス９−５のアドレス情報の一部（上位数
ビツト）をデコードしている。デイスクメモリ４である
９−11はハードデイスクユニツトで記憶容量は106MBYT
E、構成は350トラツクで１トラツク18セクタで、１セク
タは512BYTEになつている。そして内部にデイスクコン
トローラ回路を有し、８ビツトのデータバスとインター
フエースするように設計されている。型名はWDS−10で
詳細はソード電算機のWDS−10のマニユアルを参照のこ
と。９−12はIOプロセツサ９−１のアドレス／データ・
ラインであつて同一ライン上でアドレス情報とデータ情
報とが時分割で出力される。出力の順はアドレスが先
で、次にデータである。９−13は内部バス９−５に出力
するアドレス情報とデータ情報の信号ラインである。９
−14はマルチバス12−13に出力するアドレス情報とデー
タ情報の信号ラインである。９−15はIOプロセツサ９−
１からバスアービタ９−２とバスコントローラ９−３と
へ出力するステータス情報の信号ラインである。９−16
はCPU12−１からのDMA要求信号であるチヤンネルアテン
シヨンCA信号とIOプロセツサー９−１からCPU12−１へD
MA完了を知らせるためのシステムインタラプトSINTR信
号である。このSINTR信号はCPU12−１の割込み端子に入
力される。ライン９−17はバスコントローラ９−３がIO
プロセツサ９−１からのステータス情報に基づいてアド
レス／データバツフア９−６へ出力するアドレスラツチ
イネブルALE信号、ペリフエラルデータイネブルPDEN信
号、データイネブルDEN信号とデータトランスミツト／
リードDT/R信号である。ライン９−18はバスアービタ９
−２がIOプロセツサ９−１のステータス信号に従いマル
チバス12−13の使用権を取得した後、アドレス／データ
バツフア９−６に対し、すでにラツチしてあるアドレス
情報をマルチバス12−13に出力させる信号であるアドレ
スイネブルAEN信号である。ライン９−19はマルチバス1
2−13との間でその使用権に関しハンドシエークするた
めの信号ラインである。このマルチバス12−13に接続す
るマスタ機能回路ブロツクには予めバス使用権の優先度
が決められており本実施例ではCPU12−１が一番高く、
二番目にDMAコントローラ９になるようにしてある。ま
ずバスアービタ９−２がマルチバス12−13に対しバスリ
クエストBREQ信号を出すと優先度の高いCPU12−１がマ
ルチバス12−13を使用していなければバスプライオリテ
イインBPRN信号として使用可能を示す旨の返事が来る。
これをバスアービタ９−２が確認したらバス使用中であ
る旨を知らせるためにジビイ信号を出力するようになつ
ている。ライン９−20はマルチバス12−13を通して外部
メモリ又はI/O等をアクセスした時に、それらからの応
答信号であるアクノレツジXACK信号ラインである。ライ
ン９−21はIOプロセツサ９−１からメモリをアクセスす
る時にアドレス情報とともに出力されるバイトハイイネ
ブルBHEN信号で奇数番地にあるバイト情報をアクセスし
た場合（データはデータバスの上位バイトに出力され
る）と、偶数番地をアドレスして16ビツトのワード情報
をアクセスした場合（偶数番地にあるバイトデータはデ
ータバスの下位バイトに奇数番地にあるバイトデータは
データバスの上位バイトにでる）に出力される信号とに
よる偶数バンクと奇数バンクに分かれた構造になつてい
るメモリで、このいずれのバンクをアクセスするかの切
換信号として利用する為にある。ライン９−22はクロツ
ク信号、ライン９−23はパワーオンリセツトとマニユア
ルリセツトの２種のリセツト信号である。ライン９−24
はIOプロセツサ９−１のバスサイクルに同期したレデイ
信号である。ライン９−25はマルチバス12−13をアクセ
スする場合、アドレス情報とデータ情報と一緒に出力さ
せるメモリライトコマンドMWTC信号とメモリリードコマ
ンドMRDC信号である。ライン９−26はバスコントローラ
９−３からのALE信号とステータス情報の一つであるS2
の信号である。このS2信号は、前述した如くアドレス情
報はマルチバス用アドレスバツフアと内部バス用アドレ
スバツフアに、どちらのバツフアをアクセスするかに拘
らず同時にラツチされるので、この時点で内部バス用ア
ドレスバツフアにラツチされている内容が内部バス用の
アドレス情報であるのかの判断が必要になる、従つてそ
の判断をS2信号を基にアドレスデコーダ９−10において
行なう。即ちS2信号が、この識別情報であつて、S2＝１
でマルチバス12−13,S2＝０で内部バス９−５を示し、
この信号はANE信号でラツチして保持される。ライン９
−27はIOプロセツサ９−１が内部バス９−５をリードモ
ードでデータをアクセスした場合、バスコントローラ９
−３から出力されるI/OリードコマンドIORC信号とROM9
−８からのマイクロプログラムをフエツチする時にバス
コントローラ９−３から出力されるインタラブトアクノ
レツジINTA信号とALE信号である。同期信号発生回路９
−７ではIORC信号とINTA信号によつて内部バス９−5IO
プロセツサ９−１がアクセスした際にリードモードであ
ることの識別信号を作つている。ALE信号は同期信号発
生回路９−７内でのクロツク用として利用される。ライ
ン９−28はデータバスであつてこれに乗る情報のコマン
ド情報とリザルト情報とデータ情報とが１アドレスとし
てあり、他の１アドレスとしてステータス情報がある。
前者の３情報はシーケンスシヤルに入出力されることに
よつてデイスクユニツト９−11で区別される。ライン９
−29は上記の２つのアドレス情報ラインである。ライン
９−30は上記の２つのアドレスに対する識別信号である
コマンドビジイCBUSY信号である。尚、同期信号発生回
路９−７にライン９−30の信号とライン９−27の信号と
を入力する理由はデイスクユニツト９−11においてコマ
ンド情報、リザルト情報及びデータ情報の１組の情報に
対するリードモードとライトモードとではデータがレデ
イになるタイミング異なり、且つステータス情報に対す
るリードモードにライトモードでもこのレデイになるタ
イミングが異なることにより、IOプロセツサ９−１に与
えるウエイト時として４つのタイプを作り出す必要があ
るからである。ライン９−31は上記のレデイ信号であ
る。ライン９−32はデイスクユニツト９−11がレデイ状
態を示すデータリクエストDREQ信号とDMA完了を示すエ
クスターナルターミネートEXT信号である。ライン９−3
3はI/Oポート９−９のデータバスライン（８ビツト）で
ある。ライン９−34はROM9−８とI/Oのチツプ選択信号
を作るためのアドレス情報の上位数ビツトが乗り、ライ
ン９−35はROM9−８内の具体的なアドレスを示すアドレ
ス情報で前記以外の下位ビツトが乗る。ライン９−36は
ROM9−８からフエツチされた命令コードのデータ信号ラ
インでデータバス上に出力される。ライン９−37はI/O
ポート９−９のチツプ選択信号で、ライン９−38はROM9
−８のチツプ選択信号である。
細を第13図に示す。９−１はDMA機能を内臓したIOプロ
セツサ、インテル8089で本回路ブロツクの機能の中心と
なるものである。デバイス自体の詳細は8089のマニユア
ルに記載されている。９−２はバスアービタ8289でIOプ
ロセツサ９−１からのステータス情報に従い、マルチバ
ス12−13と結合することによりマルチバス12−13の使用
権を獲得し、使用後マルチバス12−13を解放するような
機能をもつ。詳細な機能についてはインテル8289のマニ
ユアルに記載されている。９−３はバスコントローラ82
88でありバスアービタ９−２でマルチバス12−13の使用
権を取得後、マルチバス12−１にアドレスおよびデータ
信号を出力又は入力し且つ、メモリラインコマンドMWTC
とメモリリードコマンドを出力する。つまりマルチバス
12−13に対するマスタ機能をブロツクは前記バスアービ
タ９−２とバスコントローラ8288を有することで、マル
チバス12−13へのアクセスが可能になつている。従つつ
て、スレーブ機能ブロツクはこの２つのデバイスをもつ
ておらず、マルチバス12−13より一方的にアクセスされ
ることになる。尚、バスコントローラ8288自体の詳細は
インテル8288のマニユアルに記載されている。９−４は
クロツクジエネレータ8284で、外部の発振器を入力手段
とし、所定の周波数のクロツク信号をIOプロセツサー９
−1,バスアービタ９−２、バスコントローラ９−３へ与
え、且つIOプロセツサ９−１に対して、バスサイクルが
ウエイト・ステートに入るか否かの判断情報およびウエ
イトステートの解除の判断情報として、周辺回路からメ
モリOR I/Oアクノレツジ（メモリ又はI/Oからのライト
又はリードに対する応答）信号を受けとり、それに従つ
てレデイ信号を出力する機能を有している。詳細はイン
テル8284のマニユアルに記載されている。９−５はこの
回路ブロツク内の内部バスであつてマルチバス12−13に
対してローカルバスになる。バス構造としてはアドレス
バスが16ビツトで64KBYTEのアドレス空間をもち、デー
タバスは８ビツトである。９−６はアドレス／データ・
バツフアで、このブロツクは２つのアドレス／データバ
ツフアからなり、一つはマルチバス12−13に対するもの
であり、他は内部バス９−５に対するものである。この
バツフア９−６のもつ基本的機能としてはIOプロセツサ
ー９−１から出力されるアドレス及びデータ情報はマル
チプレクスされ同一ライン上に時分割されて出力され
つ。つまり、最初にアドレス情報、次いでデータ情報が
出力されるので、まずアドレス情報をアドレスバツフア
にラツチし、次いで来るデータ情報がリードコマンドか
ライトコマンドかにより、このデータを転送するか読込
むのかの切換えを行なうことである。そこで、前者のバ
ツフアについて言うならばバスコントローラ９−３から
のアドレスラツチイネブルALE信号の出力されるタイミ
ングでは、すでにIOプロセツサ９−１よりアドレス／デ
ータラインにアドレス情報が出力されているので、前記
信号によりアドレス情報をアドレスバツフアにラツチす
る。そして、その後マルチバスの使用権をバスアービタ
９−２により取得済みであればバスアービタ９−２はア
ドレスイネブルAEN信号を出力し、この信号により、ア
ドレスバツフアはラツチしているアドレス情報をマルチ
バス12−13に出力する。もし、これがライトコマンドに
対するものであればIOプロセツサ９−１はアドレス／デ
ータライン上にアドレス情報を出力した後、その時点で
マルチバス12−13が取得済みであればデータ情報を出力
する。これにともないバスコントローラ９−３はデータ
イネブルDEN信号を出力し、アドレス情報とともにデー
タ情報をデータバツファを介してマルチバス12−13に出
力する。この時のトランスミツトかリードかの切換え信
号はバスコントローラ９−３からDT/Rとして出力される
のでこれに合わせてデータ情報をマルチバス12−13に転
送する。リードコマンドの場合はバスコントローラ９−
３はDEN信号出力せず、データバツフアはDT/Rをリード
モードにしてマルチバス12−13上のデータ情報をIOプロ
セツサ９−１のアドレス／データラインに乗せる。この
データのIOプロセツサ９−１による読込みは、アクセス
したメモリからのトランスフアクノレツジXACK信号を確
認した上で行なうようになつている。内部バス９−５に
対するアドレス／データバツフアについては、アドレス
をラツチするタイミングは前述の場合と同様である。す
なわちマルチバス12−13用のアドレスバツフアも内部バ
ス９−５用のアドレスバツフアもIOプロセツサ９−１か
ら出力されるアドレス情報をいずれのバスをアクセスす
るかには拘らず、同等にラツチする。但し、マルチバス
12−13に対する場合のみ出力するか否かの信号がバスア
ービタ９−２からのAEN信号によつて行なわれるだけで
ある。次に内部バス用のデータバツフアを出力イネブル
するか否かはバスコントローラ９−３のベリフエラルデ
ータイネブルPDEN信号によつて決められ、トランスミツ
トかリードかの方向切換はマルチバス12−13に対するデ
ータバツフアと同じくバスコントローラ９−３のDT/Rの
信号で行なわれる。９−７は同期信号発生回路で、目的
はIOプロセツサ９−１がこのブロツク内の周辺ユニツト
（メモリ、I/O等）をアクセスした場合、これらのユニ
ツトからの応答を確認した上でIOプロセツサ９−１が次
の動作に入るようになつていて、これらの応答信号をIO
プロセツサ９−１のバスサイクルに同期する様な格好で
クロツクジエネレータ９−４はIOプロセツサ９−１にレ
デイ信号として送出する。９−８はROMでデバイスとし
ては2716を２個有している。従つて4KBYTESの容量を有
しており、IOプロセツサ９−１のマイクロプログラムを
格納するメモリである。９−９は通常のI/Oポートでデ
バイスとしては8212を２個用いている。目的は周辺機器
を制御するものであるが、本実施例では何も制御してお
らず開放されている。９−10はアドレスデコーダでROM9
−８とI/Oポート９−９のチツプ選択信号を生成させる
ために、内部バス９−５のアドレス情報の一部（上位数
ビツト）をデコードしている。デイスクメモリ４である
９−11はハードデイスクユニツトで記憶容量は106MBYT
E、構成は350トラツクで１トラツク18セクタで、１セク
タは512BYTEになつている。そして内部にデイスクコン
トローラ回路を有し、８ビツトのデータバスとインター
フエースするように設計されている。型名はWDS−10で
詳細はソード電算機のWDS−10のマニユアルを参照のこ
と。９−12はIOプロセツサ９−１のアドレス／データ・
ラインであつて同一ライン上でアドレス情報とデータ情
報とが時分割で出力される。出力の順はアドレスが先
で、次にデータである。９−13は内部バス９−５に出力
するアドレス情報とデータ情報の信号ラインである。９
−14はマルチバス12−13に出力するアドレス情報とデー
タ情報の信号ラインである。９−15はIOプロセツサ９−
１からバスアービタ９−２とバスコントローラ９−３と
へ出力するステータス情報の信号ラインである。９−16
はCPU12−１からのDMA要求信号であるチヤンネルアテン
シヨンCA信号とIOプロセツサー９−１からCPU12−１へD
MA完了を知らせるためのシステムインタラプトSINTR信
号である。このSINTR信号はCPU12−１の割込み端子に入
力される。ライン９−17はバスコントローラ９−３がIO
プロセツサ９−１からのステータス情報に基づいてアド
レス／データバツフア９−６へ出力するアドレスラツチ
イネブルALE信号、ペリフエラルデータイネブルPDEN信
号、データイネブルDEN信号とデータトランスミツト／
リードDT/R信号である。ライン９−18はバスアービタ９
−２がIOプロセツサ９−１のステータス信号に従いマル
チバス12−13の使用権を取得した後、アドレス／データ
バツフア９−６に対し、すでにラツチしてあるアドレス
情報をマルチバス12−13に出力させる信号であるアドレ
スイネブルAEN信号である。ライン９−19はマルチバス1
2−13との間でその使用権に関しハンドシエークするた
めの信号ラインである。このマルチバス12−13に接続す
るマスタ機能回路ブロツクには予めバス使用権の優先度
が決められており本実施例ではCPU12−１が一番高く、
二番目にDMAコントローラ９になるようにしてある。ま
ずバスアービタ９−２がマルチバス12−13に対しバスリ
クエストBREQ信号を出すと優先度の高いCPU12−１がマ
ルチバス12−13を使用していなければバスプライオリテ
イインBPRN信号として使用可能を示す旨の返事が来る。
これをバスアービタ９−２が確認したらバス使用中であ
る旨を知らせるためにジビイ信号を出力するようになつ
ている。ライン９−20はマルチバス12−13を通して外部
メモリ又はI/O等をアクセスした時に、それらからの応
答信号であるアクノレツジXACK信号ラインである。ライ
ン９−21はIOプロセツサ９−１からメモリをアクセスす
る時にアドレス情報とともに出力されるバイトハイイネ
ブルBHEN信号で奇数番地にあるバイト情報をアクセスし
た場合（データはデータバスの上位バイトに出力され
る）と、偶数番地をアドレスして16ビツトのワード情報
をアクセスした場合（偶数番地にあるバイトデータはデ
ータバスの下位バイトに奇数番地にあるバイトデータは
データバスの上位バイトにでる）に出力される信号とに
よる偶数バンクと奇数バンクに分かれた構造になつてい
るメモリで、このいずれのバンクをアクセスするかの切
換信号として利用する為にある。ライン９−22はクロツ
ク信号、ライン９−23はパワーオンリセツトとマニユア
ルリセツトの２種のリセツト信号である。ライン９−24
はIOプロセツサ９−１のバスサイクルに同期したレデイ
信号である。ライン９−25はマルチバス12−13をアクセ
スする場合、アドレス情報とデータ情報と一緒に出力さ
せるメモリライトコマンドMWTC信号とメモリリードコマ
ンドMRDC信号である。ライン９−26はバスコントローラ
９−３からのALE信号とステータス情報の一つであるS2
の信号である。このS2信号は、前述した如くアドレス情
報はマルチバス用アドレスバツフアと内部バス用アドレ
スバツフアに、どちらのバツフアをアクセスするかに拘
らず同時にラツチされるので、この時点で内部バス用ア
ドレスバツフアにラツチされている内容が内部バス用の
アドレス情報であるのかの判断が必要になる、従つてそ
の判断をS2信号を基にアドレスデコーダ９−10において
行なう。即ちS2信号が、この識別情報であつて、S2＝１
でマルチバス12−13,S2＝０で内部バス９−５を示し、
この信号はANE信号でラツチして保持される。ライン９
−27はIOプロセツサ９−１が内部バス９−５をリードモ
ードでデータをアクセスした場合、バスコントローラ９
−３から出力されるI/OリードコマンドIORC信号とROM9
−８からのマイクロプログラムをフエツチする時にバス
コントローラ９−３から出力されるインタラブトアクノ
レツジINTA信号とALE信号である。同期信号発生回路９
−７ではIORC信号とINTA信号によつて内部バス９−5IO
プロセツサ９−１がアクセスした際にリードモードであ
ることの識別信号を作つている。ALE信号は同期信号発
生回路９−７内でのクロツク用として利用される。ライ
ン９−28はデータバスであつてこれに乗る情報のコマン
ド情報とリザルト情報とデータ情報とが１アドレスとし
てあり、他の１アドレスとしてステータス情報がある。
前者の３情報はシーケンスシヤルに入出力されることに
よつてデイスクユニツト９−11で区別される。ライン９
−29は上記の２つのアドレス情報ラインである。ライン
９−30は上記の２つのアドレスに対する識別信号である
コマンドビジイCBUSY信号である。尚、同期信号発生回
路９−７にライン９−30の信号とライン９−27の信号と
を入力する理由はデイスクユニツト９−11においてコマ
ンド情報、リザルト情報及びデータ情報の１組の情報に
対するリードモードとライトモードとではデータがレデ
イになるタイミング異なり、且つステータス情報に対す
るリードモードにライトモードでもこのレデイになるタ
イミングが異なることにより、IOプロセツサ９−１に与
えるウエイト時として４つのタイプを作り出す必要があ
るからである。ライン９−31は上記のレデイ信号であ
る。ライン９−32はデイスクユニツト９−11がレデイ状
態を示すデータリクエストDREQ信号とDMA完了を示すエ
クスターナルターミネートEXT信号である。ライン９−3
3はI/Oポート９−９のデータバスライン（８ビツト）で
ある。ライン９−34はROM9−８とI/Oのチツプ選択信号
を作るためのアドレス情報の上位数ビツトが乗り、ライ
ン９−35はROM9−８内の具体的なアドレスを示すアドレ
ス情報で前記以外の下位ビツトが乗る。ライン９−36は
ROM9−８からフエツチされた命令コードのデータ信号ラ
インでデータバス上に出力される。ライン９−37はI/O
ポート９−９のチツプ選択信号で、ライン９−38はROM9
−８のチツプ選択信号である。
以上の説明に基づいて第13図におけるDMA時の情報の流
れを説明する。
れを説明する。
CPU12−18がライン９−16を介してIOプロセツサ９
−１にチヤンネルアテンシヨンをかける。
−１にチヤンネルアテンシヨンをかける。
IOプロセツサ９−１はライン９−12,ライン９−14
を介して、CPU12−１内のデユアルボートRAMをアクセス
して、DMAに関するモード及びアドレス情報を得る。
を介して、CPU12−１内のデユアルボートRAMをアクセス
して、DMAに関するモード及びアドレス情報を得る。
IOプロセツサ９−11はライン９−12,ライン９−14
を介してバツフアメモリ２をアクセス。
を介してバツフアメモリ２をアクセス。
バツフアメモリ２からリードされたマルチバス12−
13上の16ビツトのデータはマルチバス12−13,ライン９
−14,ライン９−12を介してIOプロセツサ９−１に取り
込まれる。
13上の16ビツトのデータはマルチバス12−13,ライン９
−14,ライン９−12を介してIOプロセツサ９−１に取り
込まれる。
IOプロセツサ９−１はこの16ビツトのデータの上位
８ビツトをライン９−12,ライン９−13,内部バス９−5,
ライン９−28を経てデイスクユニツト９−11に取り込
む。
８ビツトをライン９−12,ライン９−13,内部バス９−5,
ライン９−28を経てデイスクユニツト９−11に取り込
む。
次に下位８ビツトをと同じルートでデイスクユニ
ット９−１に取り込む。
ット９−１に取り込む。
以上〜をEXT信号がライン９−32に出るまで繰
返す。
返す。
ライン９−16のSINR信号でCPU12−１へ割込みをか
けDMAの終了をしらせる。
けDMAの終了をしらせる。
このようにバツフアメモリ２とデイスクメモリ４（デイ
スクユニツト９−11）との間で画像情報がDMA転送され
る。また、このDMAを制御するDMAコントローラ９はマル
チバス12−10をコントロールできるマスタ機能を有して
おり、このマスタ機能によりスレーブ機能回路ブロツク
であるバツフアメモリ回路ブロツク12−３内のバツフア
メモリをアクセスすることができる。従つて、画像情報
の転送中にCPU12−１は画像処理に必要な他の動作を実
行することができる。
スクユニツト９−11）との間で画像情報がDMA転送され
る。また、このDMAを制御するDMAコントローラ９はマル
チバス12−10をコントロールできるマスタ機能を有して
おり、このマスタ機能によりスレーブ機能回路ブロツク
であるバツフアメモリ回路ブロツク12−３内のバツフア
メモリをアクセスすることができる。従つて、画像情報
の転送中にCPU12−１は画像処理に必要な他の動作を実
行することができる。
更に、マスカ機能を有した２つの回路ブロツク、つまり
CPU12−１とDMAコントローラ９にはマルチバス12−10の
使用に対してCPU12−１の方に優先権が与えられてい
る。これによりDMAコントローラ９がマルチバス12−10
を用いるDMA転送を要求してもCPU12−１により画像処理
及び各部装置動作に拘るマルチバス12−10を用いる前処
理が完了していない場合は、DMAを転送を禁止する。よ
つてマルチバスライン12−10上での複数のブロツクから
の信号による競合を防止できる。
CPU12−１とDMAコントローラ９にはマルチバス12−10の
使用に対してCPU12−１の方に優先権が与えられてい
る。これによりDMAコントローラ９がマルチバス12−10
を用いるDMA転送を要求してもCPU12−１により画像処理
及び各部装置動作に拘るマルチバス12−10を用いる前処
理が完了していない場合は、DMAを転送を禁止する。よ
つてマルチバスライン12−10上での複数のブロツクから
の信号による競合を防止できる。
マルチバス12−10に係る４つの回路ブロツクに於けるメ
モリマツプについて以下述べる。CPU回路ブロツク12−
１には32KBYTEのデユアルポートRAMとCPU8086のプログ
ラムメモリとして8KBYTEのROMがある。バツフアメモリ
回路ブロツク２はA4サイズの画像を12pel/mmで読みとつ
た場合のメモリ容量、即ち、8,709,120ビツトの容量（1
2ビツトを1wordとして725,760 words）を持つ。リーダ
＆プリンターシーケンスコントローラ回路ブロツク12−
４は2KBYTEの容量を持つたデユアルポートRAMを持つ。
これらはいずれもメモリマツプドメモリになつており、
メモリライトコマンドMWTC信号とメモリリードコマンド
MRDD信号でマルチバス12−13からアクセスされる。その
他、リーダ＆プリンタシーケンスコントローラ回路ブロ
ツク12−４の内部バス上に4KBYTEのCPU8085用のプログ
ラムメモリであるROMがあり、これもメモリマツプドメ
モリでCPU8085のリードRD信号でアクセスされるかマル
チバス12−13に対してはスレープ機能であるのでこのCP
U8085からのアドレスが出ることはない。又、DAMコント
ローラ回路ブロツク９にはIOプロセツサ９−１のプログ
ラムメモリである4KBYTEのROMが内部バス９−５上に設
けられているが、このメモリはI/Oマツプドメモリであ
るので、このROMをIOプロセツサ９−１がアクセスして
も、そのアドレスがマルチバス12−13上に出ることはな
く、またマルチバス12−13からこのメモリをアクセスす
ることはできない。
モリマツプについて以下述べる。CPU回路ブロツク12−
１には32KBYTEのデユアルポートRAMとCPU8086のプログ
ラムメモリとして8KBYTEのROMがある。バツフアメモリ
回路ブロツク２はA4サイズの画像を12pel/mmで読みとつ
た場合のメモリ容量、即ち、8,709,120ビツトの容量（1
2ビツトを1wordとして725,760 words）を持つ。リーダ
＆プリンターシーケンスコントローラ回路ブロツク12−
４は2KBYTEの容量を持つたデユアルポートRAMを持つ。
これらはいずれもメモリマツプドメモリになつており、
メモリライトコマンドMWTC信号とメモリリードコマンド
MRDD信号でマルチバス12−13からアクセスされる。その
他、リーダ＆プリンタシーケンスコントローラ回路ブロ
ツク12−４の内部バス上に4KBYTEのCPU8085用のプログ
ラムメモリであるROMがあり、これもメモリマツプドメ
モリでCPU8085のリードRD信号でアクセスされるかマル
チバス12−13に対してはスレープ機能であるのでこのCP
U8085からのアドレスが出ることはない。又、DAMコント
ローラ回路ブロツク９にはIOプロセツサ９−１のプログ
ラムメモリである4KBYTEのROMが内部バス９−５上に設
けられているが、このメモリはI/Oマツプドメモリであ
るので、このROMをIOプロセツサ９−１がアクセスして
も、そのアドレスがマルチバス12−13上に出ることはな
く、またマルチバス12−13からこのメモリをアクセスす
ることはできない。
第14図にマルチバス12−13に係るメモリマツプを示す。
マルチバス12−13のアドレス空間はメモリマツプメモリ
空間として、データ1BYTE当り１アドレスとして、00000
〜FFFFFまでの1MBYTEある。この空間の割当てとしてFE0
00〜FFFFFまでの8KBYTEをCPU回路ブロツク12−１内の80
86用のプログラムメモリ空間とする。バツフアメモリ２
は前記の如く755,760WORDSであり、BYTE単位になおすと
1,451,520BYTEあり、1MBYTEのメモリ空間をバツフアメ
モリ空間はオーバーしてしまう、従つてバツフアメモリ
空間を２つのバンクに分けて、各々のアドレス空間は72
5,760アドレスとして、バンクの切換えをCPU12−１から
の信号（第９図のライン12−28）でハード的に行なう。
そしてバンクＯの空間は0A000〜BB2FF,バンク１の空間
は0B300〜BC5FFとする。リーダ＆プリンタシーケンスコ
ントローラ回路ブロツク12−４内にある2KBYTEのデユア
ルポートRAMは主な目的として、ブロツク内のCPU8085と
CPUブロツク12−１内のCPU8086との交信用であつて、そ
のアドレス空間として08000〜087FFを割当てる。CPU808
5がデユアルポートRAMをアクセスするアドレス空間とし
ては、このRAMが64KBYTE空間しか有していないことによ
り、同じ08000〜087FFのアドレスを与える。
マルチバス12−13のアドレス空間はメモリマツプメモリ
空間として、データ1BYTE当り１アドレスとして、00000
〜FFFFFまでの1MBYTEある。この空間の割当てとしてFE0
00〜FFFFFまでの8KBYTEをCPU回路ブロツク12−１内の80
86用のプログラムメモリ空間とする。バツフアメモリ２
は前記の如く755,760WORDSであり、BYTE単位になおすと
1,451,520BYTEあり、1MBYTEのメモリ空間をバツフアメ
モリ空間はオーバーしてしまう、従つてバツフアメモリ
空間を２つのバンクに分けて、各々のアドレス空間は72
5,760アドレスとして、バンクの切換えをCPU12−１から
の信号（第９図のライン12−28）でハード的に行なう。
そしてバンクＯの空間は0A000〜BB2FF,バンク１の空間
は0B300〜BC5FFとする。リーダ＆プリンタシーケンスコ
ントローラ回路ブロツク12−４内にある2KBYTEのデユア
ルポートRAMは主な目的として、ブロツク内のCPU8085と
CPUブロツク12−１内のCPU8086との交信用であつて、そ
のアドレス空間として08000〜087FFを割当てる。CPU808
5がデユアルポートRAMをアクセスするアドレス空間とし
ては、このRAMが64KBYTE空間しか有していないことによ
り、同じ08000〜087FFのアドレスを与える。
次にCPUブロツク12−１内にあ32KBYTEのデユアルポート
RAMのうち8KBYTEをこのブロツク内のCPU8086とDMAコン
トローラ回路ブロツク９内のCPU8089との交信用に用
い、そのアドレス空間として06000〜07FFFまでを割当て
る。一方、この空間をCPU8089がアクセスする場合のア
ドレス、即ち、CPU8089から見たこのアドレスは異なつ
ており、これはFF800〜FFFFFとしてある。つまり06000
がFF800に対応し、07FFFがFFFFFに対応するようにす
る。したがつてCPU回路ブロツク12−１内にFF800〜FFFF
Fのアドレスが入つた場合、このアドレスコードをROMを
介して06000〜07FFFになるようハード的にアドレス変換
する。前記以外の24KBYTEのデユアルポートRAMのアドレ
ス空間として00000〜05FFFを割り当ててある。
RAMのうち8KBYTEをこのブロツク内のCPU8086とDMAコン
トローラ回路ブロツク９内のCPU8089との交信用に用
い、そのアドレス空間として06000〜07FFFまでを割当て
る。一方、この空間をCPU8089がアクセスする場合のア
ドレス、即ち、CPU8089から見たこのアドレスは異なつ
ており、これはFF800〜FFFFFとしてある。つまり06000
がFF800に対応し、07FFFがFFFFFに対応するようにす
る。したがつてCPU回路ブロツク12−１内にFF800〜FFFF
Fのアドレスが入つた場合、このアドレスコードをROMを
介して06000〜07FFFになるようハード的にアドレス変換
する。前記以外の24KBYTEのデユアルポートRAMのアドレ
ス空間として00000〜05FFFを割り当ててある。
以上がマルチバス12−10に係るメモリ空間であるが、リ
ーダ＆プリンタシーケンスコントローラ回路ブロツク12
−４内の4KBYTEのROMのアドレス空間はメモリマツプド
メモリとして00000〜00FFFを割当て、DMAコントローラ
回路ブロツク９内の4KBYTEのROMのアドレス空間はI/Oマ
ツプドメモリとして00000〜00FFFを割当てる。
ーダ＆プリンタシーケンスコントローラ回路ブロツク12
−４内の4KBYTEのROMのアドレス空間はメモリマツプド
メモリとして00000〜00FFFを割当て、DMAコントローラ
回路ブロツク９内の4KBYTEのROMのアドレス空間はI/Oマ
ツプドメモリとして00000〜00FFFを割当てる。
第15図にバツフアメモリ回路12−３内のバツフアメモリ
２のアドレスマツプを示す。このバツフアメモリ２はA4
サイズ（288mm×210mm），を1mm当り12画素に解像した
情報を格納する能力を持つ。この原稿をリーダ部１で主
走査する方向は長さ方向288mmでそれを1mm当り12画素に
分解してCCDから入つてくるので、一走査で3,456ビツト
の画素が入力される。又、副走査する方向は巾方向210m
mで、1mm当り12ライン走査するのでA4全部で2520ライン
の走査となる。従つてメモリサイズとしては8,709,120
ビツト有している。A4サイズの原稿につき3456ビツトの
画素がシリアルに2520回入力される。
２のアドレスマツプを示す。このバツフアメモリ２はA4
サイズ（288mm×210mm），を1mm当り12画素に解像した
情報を格納する能力を持つ。この原稿をリーダ部１で主
走査する方向は長さ方向288mmでそれを1mm当り12画素に
分解してCCDから入つてくるので、一走査で3,456ビツト
の画素が入力される。又、副走査する方向は巾方向210m
mで、1mm当り12ライン走査するのでA4全部で2520ライン
の走査となる。従つてメモリサイズとしては8,709,120
ビツト有している。A4サイズの原稿につき3456ビツトの
画素がシリアルに2520回入力される。
このように入力される画像情報をどのように番地付けし
て記憶するかを説明する。まず、原稿を1mm×1mmの正方
形の単位ブロツクに分け、この単位ブロツクを１のメモ
リブロツクとして、A4原稿を60,480ブロツクで構成す
る。つまり、このメモリブロツクには12ビツトで12ライ
ンつまり144ビツトの画像情報がある。12ビツトを1WORD
として１アドレスを与えるとメモリブロツクは12のアド
レスを持つた画素群によつてなる。従つて全メモリ空間
では725,760アドレスをもち０番地から725,759番地、HE
XAコードで00000〜B12FF番地のアドレス空間になる。よ
つて、１ライン分の3456ビツトのシリアルな画像情報は
長さ1mmに相当する12ビツトずつ画素群に分割し取り出
され、最初の画素群は00000番地に格納され、次の12ビ
ツトの画素群を0000Cに、更に00018,00024…と続き、第
１ラインの最後の12ビツトの画素群を00D74番地に格納
する。つまり、１ラインの走査による画像情報を12ビツ
トごとの画素群に分割し、順位12番地ごとの飛び番地に
入力される。次に第２ライン分の3456ビツトのシリアル
な画像情報が入力すると第１ラインと同様に12ビツトず
つ分割し、各々の画素群は00001番地から12番地毎に00D
75番地までに格納される。以下同様にして、巾1mm長さ2
88mm分の画像情報が00000〜00D7F番地に格納される。そ
して、第13ライン目の3456ビツトの画像情報も同様に分
割し、00D80から12番地毎に格納する。この様に格納し
ていき、最後の12ビツトはB12FF番地ストアされる。
て記憶するかを説明する。まず、原稿を1mm×1mmの正方
形の単位ブロツクに分け、この単位ブロツクを１のメモ
リブロツクとして、A4原稿を60,480ブロツクで構成す
る。つまり、このメモリブロツクには12ビツトで12ライ
ンつまり144ビツトの画像情報がある。12ビツトを1WORD
として１アドレスを与えるとメモリブロツクは12のアド
レスを持つた画素群によつてなる。従つて全メモリ空間
では725,760アドレスをもち０番地から725,759番地、HE
XAコードで00000〜B12FF番地のアドレス空間になる。よ
つて、１ライン分の3456ビツトのシリアルな画像情報は
長さ1mmに相当する12ビツトずつ画素群に分割し取り出
され、最初の画素群は00000番地に格納され、次の12ビ
ツトの画素群を0000Cに、更に00018,00024…と続き、第
１ラインの最後の12ビツトの画素群を00D74番地に格納
する。つまり、１ラインの走査による画像情報を12ビツ
トごとの画素群に分割し、順位12番地ごとの飛び番地に
入力される。次に第２ライン分の3456ビツトのシリアル
な画像情報が入力すると第１ラインと同様に12ビツトず
つ分割し、各々の画素群は00001番地から12番地毎に00D
75番地までに格納される。以下同様にして、巾1mm長さ2
88mm分の画像情報が00000〜00D7F番地に格納される。そ
して、第13ライン目の3456ビツトの画像情報も同様に分
割し、00D80から12番地毎に格納する。この様に格納し
ていき、最後の12ビツトはB12FF番地ストアされる。
以上の様なアドレスを持つて格納する方法を用いると1m
m×1mmの正方形を単位にして、連続した番地にA4全領域
を格納することになる。これによりデジタイザ４により
画像処理領域がmm単位で指定されるので、指定領域をデ
イスクメモリ４にフアイルする場合、DMA転送を用い、
先頭番地と最終番地を設定するだけで、高速にCPUを介
さず転送することができる。
m×1mmの正方形を単位にして、連続した番地にA4全領域
を格納することになる。これによりデジタイザ４により
画像処理領域がmm単位で指定されるので、指定領域をデ
イスクメモリ４にフアイルする場合、DMA転送を用い、
先頭番地と最終番地を設定するだけで、高速にCPUを介
さず転送することができる。
つまり、先頭番地と最終番地を一組指定することによつ
て、主走査12ライン分の画像情報をDMA転送することに
なる。即ち1mm巾の画像情報の抜き出しが先頭番地と最
終番地を１回指定することによつて行なわれる。よつ
て、DMA転送時のアドレス設定が少なくてすみ、転送の
高速度化が計れる。これは画像情報の抜き出しを行なう
場合には一層効果がある。画像抜き出しのためには、抜
き出す画像の右側から左側へは番地が連続しているの
で、例えば縦の長さが20mmの画像情報抜き出しの場合
は、CPUによるアドレス設定が20回ですむことになる。
て、主走査12ライン分の画像情報をDMA転送することに
なる。即ち1mm巾の画像情報の抜き出しが先頭番地と最
終番地を１回指定することによつて行なわれる。よつ
て、DMA転送時のアドレス設定が少なくてすみ、転送の
高速度化が計れる。これは画像情報の抜き出しを行なう
場合には一層効果がある。画像抜き出しのためには、抜
き出す画像の右側から左側へは番地が連続しているの
で、例えば縦の長さが20mmの画像情報抜き出しの場合
は、CPUによるアドレス設定が20回ですむことになる。
また、アドレスがmm単位で画像と対応しているので、ア
ドレス設定においてもmm単位で設定することができ、利
用者にとつて便利である。また、本実施例は1mm当り12
ビツトの読取り能力を持つラインセンサを用いたので12
ビツトに１アドレスを対応したが、このビツト数はその
ラインセンサの能力により他の数値でも構わないし、ま
たmm単位以外、例えばinch単位等でアドレスを設定して
も同様の効果は得られる。前記したバツフアメモリ２へ
の各ラインの初期番地はCPUがアドレスカウンタに初期
値を設定することによつてなる。また、画像情報をバツ
フアメモリ２からレーザビームプリンタ３に出力すると
きも、入力の場合と同様に初期番地から12番地ごとに読
み出す。
ドレス設定においてもmm単位で設定することができ、利
用者にとつて便利である。また、本実施例は1mm当り12
ビツトの読取り能力を持つラインセンサを用いたので12
ビツトに１アドレスを対応したが、このビツト数はその
ラインセンサの能力により他の数値でも構わないし、ま
たmm単位以外、例えばinch単位等でアドレスを設定して
も同様の効果は得られる。前記したバツフアメモリ２へ
の各ラインの初期番地はCPUがアドレスカウンタに初期
値を設定することによつてなる。また、画像情報をバツ
フアメモリ２からレーザビームプリンタ３に出力すると
きも、入力の場合と同様に初期番地から12番地ごとに読
み出す。
第16図にマルチバス12−10からバツフアメモリ２を見た
場合のアドレスマツプを示す。第15図の00000〜5897Fの
アドレス空間をバンク０とし、58980〜B12FFのアドレス
空間をバンク１として、この空間をそれぞれOA000〜BB2
FEとOB300〜BC5FEのアドレス空間に対応させる。マルチ
バス１−10は16ビツトのデータバスと20ビツトのアドレ
スバスをもつが、このバスでアクセスできる領域は1MBY
TEとされている。即ち８ビツトのデータを1M個アクセス
できるのであつて、16ビツトのデータをアクセスすると
きは２番地に至つているから、偶数番地をWORDモードで
アクセスした場合のみ、16ビツトのデータが入出力され
る。このため、第16図から明らかなように１番地おきの
連続番地が割当てられている。バツフアメモリ回路ブロ
ツク12−３内の実アドレスは第15図のアドレスなのでマ
ルチバスから第16図のアドレスによつてバツフアメモリ
２をアクセスした場合、このアドレスを第15図のアドレ
スにハード的に変換する回路をバツフアメモリ回路ブロ
ツク２内に持つている。このアドレス変換回路をもつこ
とにより、任意のアドレス空間上にバツフアメモリのア
ドレス領域を設定することができる。
場合のアドレスマツプを示す。第15図の00000〜5897Fの
アドレス空間をバンク０とし、58980〜B12FFのアドレス
空間をバンク１として、この空間をそれぞれOA000〜BB2
FEとOB300〜BC5FEのアドレス空間に対応させる。マルチ
バス１−10は16ビツトのデータバスと20ビツトのアドレ
スバスをもつが、このバスでアクセスできる領域は1MBY
TEとされている。即ち８ビツトのデータを1M個アクセス
できるのであつて、16ビツトのデータをアクセスすると
きは２番地に至つているから、偶数番地をWORDモードで
アクセスした場合のみ、16ビツトのデータが入出力され
る。このため、第16図から明らかなように１番地おきの
連続番地が割当てられている。バツフアメモリ回路ブロ
ツク12−３内の実アドレスは第15図のアドレスなのでマ
ルチバスから第16図のアドレスによつてバツフアメモリ
２をアクセスした場合、このアドレスを第15図のアドレ
スにハード的に変換する回路をバツフアメモリ回路ブロ
ツク２内に持つている。このアドレス変換回路をもつこ
とにより、任意のアドレス空間上にバツフアメモリのア
ドレス領域を設定することができる。
第９図のバツフアメモリ回路ブロツク12−３の内容を第
17図に示す。図の如く、このブロツクはメモリコントロ
ーラ２−1,メモリA2−2,メモリB2−3,メモリC2−4,ター
ミネータ２−５の５つの回路ユニツトに分かれていて、
それらのユニツトは全て内部バス２−６で接続されてい
る。メモリコントローラ２−１はマルチバス12−14とも
接続され、バツフアメモリ回路ブロツク12−３全体とし
てマルチバス12−14からスレーブ機能としてアクセスさ
れる。更にCPU12−１からはライン12−28を介してバン
ク切換え信号が供給され、ライン12−26を介してシフト
メモリ12−５からシリアルな画像情報が入力され、ライ
ン12−30からはプリンタ部３のレーザドライバへ画像信
号が出力される。メモリA,B,Cは16KのダイナミツクRAM
でありその容量は12ビツトを1wordとして256Kwordsあ
る。このメモリには日製エレクトロニクス性IM1440IMG
を使用しているので、詳細はIM140IMGのマニユアルを参
照のこと。内部バス２−６にはアドレス信号ライン、デ
ータ信号ライン、リード信号ライン、ライト信号ライ
ン、リフレッシユ信号ライン、メモリ状態信号ライン
（MEMORY BUSY），アクノレツジ信号ラインが入力され
る。第１表にメモリA,B,Cの各々についてマルチバス12
−14からアクセスされるアドレスと、メモリコントロー
ラ４−１内で変換されＥ内部バス上のアドレスを表わ
す。
17図に示す。図の如く、このブロツクはメモリコントロ
ーラ２−1,メモリA2−2,メモリB2−3,メモリC2−4,ター
ミネータ２−５の５つの回路ユニツトに分かれていて、
それらのユニツトは全て内部バス２−６で接続されてい
る。メモリコントローラ２−１はマルチバス12−14とも
接続され、バツフアメモリ回路ブロツク12−３全体とし
てマルチバス12−14からスレーブ機能としてアクセスさ
れる。更にCPU12−１からはライン12−28を介してバン
ク切換え信号が供給され、ライン12−26を介してシフト
メモリ12−５からシリアルな画像情報が入力され、ライ
ン12−30からはプリンタ部３のレーザドライバへ画像信
号が出力される。メモリA,B,Cは16KのダイナミツクRAM
でありその容量は12ビツトを1wordとして256Kwordsあ
る。このメモリには日製エレクトロニクス性IM1440IMG
を使用しているので、詳細はIM140IMGのマニユアルを参
照のこと。内部バス２−６にはアドレス信号ライン、デ
ータ信号ライン、リード信号ライン、ライト信号ライ
ン、リフレッシユ信号ライン、メモリ状態信号ライン
（MEMORY BUSY），アクノレツジ信号ラインが入力され
る。第１表にメモリA,B,Cの各々についてマルチバス12
−14からアクセスされるアドレスと、メモリコントロー
ラ４−１内で変換されＥ内部バス上のアドレスを表わ
す。
第18図にバツフアメモリ回路ブロツク12−３内のメモリ
コントローラ２−１の回路図を示す。
コントローラ２−１の回路図を示す。
２−１−１及び２−１−２はシリアルインパラレルアウ
トの12ビツトのシフトレジスタ。２−１−３は12ビツト
の書込みデータラインであり、ライン２−１−４上のCC
Dからのシリアルな走査１ライン当り3456ビツトの画像
情報である。２−１−５はレジスタ２−１−１の選択信
号とライン２−１−４の画像情報を12ビツトシリアルイ
ンするためのクロツク信号と、この入力した12ビツトの
情報をライン２−１−３にパラレルアウトするための出
力イネブル信号である。
トの12ビツトのシフトレジスタ。２−１−３は12ビツト
の書込みデータラインであり、ライン２−１−４上のCC
Dからのシリアルな走査１ライン当り3456ビツトの画像
情報である。２−１−５はレジスタ２−１−１の選択信
号とライン２−１−４の画像情報を12ビツトシリアルイ
ンするためのクロツク信号と、この入力した12ビツトの
情報をライン２−１−３にパラレルアウトするための出
力イネブル信号である。
２−１−６は上記２−１−５と同様の機能をもつレジス
タ２−１−２用のコントロール信号である。２−１−７
は書込みタイミング発生器でCCDからの画像情報に伴な
う書込み用同期信号（各ラインのシリアル信号の頭に出
る）と書込みクロツクを用いて、レジスタ２−１−１を
選択しこれにクロツクを与え１頁分連続して入力される
画像情報の最初の12ビツトをレジスタ２−１−１に入力
させ、次の12ビツトの画像情報をレジスタ２−１−２を
選択し、同じくクロツクを与え、このレジスタに入力さ
せ、且つ、この画像情報がレジスタ２−１−２に入力し
ている時間に、レジスタ２−１−１に出力イネブル信号
を与えることによつて既に格納してある画像情報をメモ
リ入力ライン２−１−３に出力させる。即ち、データが
レジスタ２−１−１にシリアルインしている間にレジス
タ２−１−２の内容をパラレルアウトし、逆にレジスタ
２−１−２にデータがシリアリインしている間にレジス
タ２−１−１の内容をパラレルアウトする様にタイミン
グ信号２−１−5,2−１−６を発生させることである。
これによりリーダ部１からの１頁分のシリアルな画像情
報をとぎれることなくメモリにパラレルアウトすること
ができる。また、書込みタイミング発生器２−１−７は
メモリ入力データライン２−１−３に前記レジスタから
データをパラレルアウトするタイミングに内部バス２−
６のアドレスバスラインにデータを格納するメモリのア
ドレスが出力されていなければならないので、このため
にアドレスカウンタ２−１−９の値が、パラレルアウト
するタイミングにその値になるようにカウントアツプす
るクロツクパルスをライン２−１−８に発生させる。即
ち前述の如くこのアドレスは00000,0000C,00018…の様
に12カウント毎の値になるようにするので、このクロツ
クパルスは２個のシフトレジスタ２−１−１と２−１−
２との間で交互にデータを出力する間に12カウントアツ
プするように出力される。更に書込みタイミング発生器
２−１−７はメモリ入力データライン２−１−３上にデ
ータが出力するタイミングに内部バス２−６のコントロ
ールバスライン上にメモリライト信号を出力しなくては
いけないので、その信号をライン２−１−10に発生させ
る。
タ２−１−２用のコントロール信号である。２−１−７
は書込みタイミング発生器でCCDからの画像情報に伴な
う書込み用同期信号（各ラインのシリアル信号の頭に出
る）と書込みクロツクを用いて、レジスタ２−１−１を
選択しこれにクロツクを与え１頁分連続して入力される
画像情報の最初の12ビツトをレジスタ２−１−１に入力
させ、次の12ビツトの画像情報をレジスタ２−１−２を
選択し、同じくクロツクを与え、このレジスタに入力さ
せ、且つ、この画像情報がレジスタ２−１−２に入力し
ている時間に、レジスタ２−１−１に出力イネブル信号
を与えることによつて既に格納してある画像情報をメモ
リ入力ライン２−１−３に出力させる。即ち、データが
レジスタ２−１−１にシリアルインしている間にレジス
タ２−１−２の内容をパラレルアウトし、逆にレジスタ
２−１−２にデータがシリアリインしている間にレジス
タ２−１−１の内容をパラレルアウトする様にタイミン
グ信号２−１−5,2−１−６を発生させることである。
これによりリーダ部１からの１頁分のシリアルな画像情
報をとぎれることなくメモリにパラレルアウトすること
ができる。また、書込みタイミング発生器２−１−７は
メモリ入力データライン２−１−３に前記レジスタから
データをパラレルアウトするタイミングに内部バス２−
６のアドレスバスラインにデータを格納するメモリのア
ドレスが出力されていなければならないので、このため
にアドレスカウンタ２−１−９の値が、パラレルアウト
するタイミングにその値になるようにカウントアツプす
るクロツクパルスをライン２−１−８に発生させる。即
ち前述の如くこのアドレスは00000,0000C,00018…の様
に12カウント毎の値になるようにするので、このクロツ
クパルスは２個のシフトレジスタ２−１−１と２−１−
２との間で交互にデータを出力する間に12カウントアツ
プするように出力される。更に書込みタイミング発生器
２−１−７はメモリ入力データライン２−１−３上にデ
ータが出力するタイミングに内部バス２−６のコントロ
ールバスライン上にメモリライト信号を出力しなくては
いけないので、その信号をライン２−１−10に発生させ
る。
読出しデータ用12ビツトシフトレジスタ２−１−11と２
−１−12はメモリから読出された12ビツトパラレルの画
像情報をパラレルインし、ライン２−１−14にシリアル
アウトするパラレルインシリアルアウトの12ビツトシフ
トレジスタである。読出しタイミング発生器２−１−15
は読出し用水平同期信号（レーザビームプリンタ内のビ
ームデイテクト信号）と読出しクロツクを用いてレジス
タ２−１−12が格納している情報をシリアルアウトする
間にメモリ出力データライン２−１−13上のデータを読
出しデータ用12ビツトシフトレジスタ２−１−11にパラ
レルロードするためのロード信号とレジスタ２−１−12
のシリアルアウトの完了を持つてこのロードされたデー
タをシフトしてライン２−１−14上にシリアルアウトす
るためのクロツク信号を信号ライン２−１−16に与え、
更にレジスタ２−１−11がその内容をシリアルアウトす
る間にメモリ出力データライン２−１−13上のデータを
レジスタ２−１−12にパラレルロードするためのロード
信号とレジスタ２−１−11のシリアルアウト完了に引続
いて、このロードされたデータをシフトしてライン２−
１−14上にシリアルアウトするためのクロツク信号をラ
イン２−１−17に発生するメモリ出力データライン２−
１−13上にデータを読出すにあたつて内部バス２−６の
アドレスラインにアドレスが出ていなければならない訳
であつて、そのためにアドレスカウンタ２−１−９の値
が、メモリ出力データライン２−１−13にデータが出力
される前にその値になるようにカウントアツプするクロ
ツクパルスをライン２−１−18に発生させる。即ち、前
述の如く、このアドレスは00000,0000C,00018,…の様に
データを格納するアドレスが12カウント毎の値にならな
ければならないので、このクロツクパルスは２個のシフ
トレジスタ２−１−11と２−１−12との間で交互にデー
タを入力する間に、12カウントアツプするように出力さ
れる。更に読出しタイミング発生器２−１−15はアドレ
スが出力されるタイミングで内部バス２−６のコントロ
ールバスライン上にメモリリード信号を出力しなければ
ならないのであつて、その信号をライン２−１−19上に
発生させる。アドレス変換器２−１−20は第１表の如く
アルチバスアドレスを内部バスアドレスに変換するため
にあり、ROMによつて構成されている。CPU12−１はDMA
コントローラ９によつてマルチバス12−14を介して、バ
ツフアメモリ２がアクセスされると、そのアドレス情報
はバンク切換信号と共にライン２−１−21に与えられ、
このアドレス変換器２−１−20はこれらよりメモリA,B,
Cのいずれを選択するかの選択信号をライン２−１−22
に出力し、更にその中の具体的に変換されたアドレス情
報をライン２−１−23に出力する。また、マルチバス12
−14からアクセスする場合そのコントロールバスライン
上に前記アドレスとともにメモリライト又はリードの信
号が与えられるので、この信号をバツフアメモリ２をア
クセスした場合のみ内部バスのコントロールバスライン
上にメモリリード／ライト信号が乗るようにイネブルさ
せる信号がライン２−１−24に出力される。この場合マ
ルチバス12−14のデータ情報はアドレス情報と同様なタ
イミングで、ライン２−１−25を通してメモリライト時
にはライン２−１−３に乗り内部バス２−６のデータバ
スラインに出力されメモリリード時は内部バス２−６の
データバスライン上のデータがライン２−１−13に乗
り、ライン２−１−25を介して、マルチバス12−14のデ
ータバスラインに入力される。
−１−12はメモリから読出された12ビツトパラレルの画
像情報をパラレルインし、ライン２−１−14にシリアル
アウトするパラレルインシリアルアウトの12ビツトシフ
トレジスタである。読出しタイミング発生器２−１−15
は読出し用水平同期信号（レーザビームプリンタ内のビ
ームデイテクト信号）と読出しクロツクを用いてレジス
タ２−１−12が格納している情報をシリアルアウトする
間にメモリ出力データライン２−１−13上のデータを読
出しデータ用12ビツトシフトレジスタ２−１−11にパラ
レルロードするためのロード信号とレジスタ２−１−12
のシリアルアウトの完了を持つてこのロードされたデー
タをシフトしてライン２−１−14上にシリアルアウトす
るためのクロツク信号を信号ライン２−１−16に与え、
更にレジスタ２−１−11がその内容をシリアルアウトす
る間にメモリ出力データライン２−１−13上のデータを
レジスタ２−１−12にパラレルロードするためのロード
信号とレジスタ２−１−11のシリアルアウト完了に引続
いて、このロードされたデータをシフトしてライン２−
１−14上にシリアルアウトするためのクロツク信号をラ
イン２−１−17に発生するメモリ出力データライン２−
１−13上にデータを読出すにあたつて内部バス２−６の
アドレスラインにアドレスが出ていなければならない訳
であつて、そのためにアドレスカウンタ２−１−９の値
が、メモリ出力データライン２−１−13にデータが出力
される前にその値になるようにカウントアツプするクロ
ツクパルスをライン２−１−18に発生させる。即ち、前
述の如く、このアドレスは00000,0000C,00018,…の様に
データを格納するアドレスが12カウント毎の値にならな
ければならないので、このクロツクパルスは２個のシフ
トレジスタ２−１−11と２−１−12との間で交互にデー
タを入力する間に、12カウントアツプするように出力さ
れる。更に読出しタイミング発生器２−１−15はアドレ
スが出力されるタイミングで内部バス２−６のコントロ
ールバスライン上にメモリリード信号を出力しなければ
ならないのであつて、その信号をライン２−１−19上に
発生させる。アドレス変換器２−１−20は第１表の如く
アルチバスアドレスを内部バスアドレスに変換するため
にあり、ROMによつて構成されている。CPU12−１はDMA
コントローラ９によつてマルチバス12−14を介して、バ
ツフアメモリ２がアクセスされると、そのアドレス情報
はバンク切換信号と共にライン２−１−21に与えられ、
このアドレス変換器２−１−20はこれらよりメモリA,B,
Cのいずれを選択するかの選択信号をライン２−１−22
に出力し、更にその中の具体的に変換されたアドレス情
報をライン２−１−23に出力する。また、マルチバス12
−14からアクセスする場合そのコントロールバスライン
上に前記アドレスとともにメモリライト又はリードの信
号が与えられるので、この信号をバツフアメモリ２をア
クセスした場合のみ内部バスのコントロールバスライン
上にメモリリード／ライト信号が乗るようにイネブルさ
せる信号がライン２−１−24に出力される。この場合マ
ルチバス12−14のデータ情報はアドレス情報と同様なタ
イミングで、ライン２−１−25を通してメモリライト時
にはライン２−１−３に乗り内部バス２−６のデータバ
スラインに出力されメモリリード時は内部バス２−６の
データバスライン上のデータがライン２−１−13に乗
り、ライン２−１−25を介して、マルチバス12−14のデ
ータバスラインに入力される。
前述した如く、CCDからのシリアルな画像情報を入力す
る場合に於いて各ライン毎の00000,00001,00002,…,000
0Bの如くの初期アドレスは、CPU12−１によりマルチバ
ス12−14を介してアドレスカウンタ２−１−９にプリセ
ツトされる。プリセツト値はデータライン２−１−27上
にライン２−１−25を介して現われ、且つI/OマツプドI
/Oとして、そのアドレスがライン２−１−21に現われデ
コーダ２−１−27を介して、それをデコードした信号を
ライン２−１−26にアドレスカウンタ２−１−９のチツ
プ選択信号として入力される。そしてマルチバス12−14
のコントロールバス上に出るIOライトコマンドをライン
２−１−28に導き、チツプ選択信号でゲートし、チツプ
選択が生じた時、このコマンド信号によりライン２−１
−３上のデータをアドレスカウンタ２−１−９にパラレ
ルロードする。初期値がロードされた後はライン２−１
−８又はライン２−１−18のいずれかのクロツクパルス
でもつてカウントアツプする。このアドレスカウンタの
出力はアドレス変換器２−１−20と同様に、メモリ選択
信号をライン２−１−22に、その各メモリ内の具体的ア
ドレスをライン２−１−23に分けて行なわれる。ライン
２−１−30の信号はCPU12−１又はDMAコントローラ９が
メモリをアクセスする場合に出力されるメモリライトコ
マンドとメモリリードコマンド信号である。そしてライ
ン２−１−24の信号これをゲートすることによつて、ラ
イン２−１−31にバツフアメモリ２がアクセスされた場
合のみ前記コマンド信号が出力される。ライン２−１−
32はライン２−１−10,ライン２−１−19,ライン２−１
−31のいずれかの信号によるメモリライト／リード信号
である。２−１−33は各メモリA,B,Cから内部バス２−
６のコントロールバスラインに出力されるメモリビジイ
MB信号（メモリがリード又はライト動作中であることを
示す。）とメモリサイクルイネブルMCE信号（メモリが
リード又はライト又はリフレツシユ動作中であることを
示す。）で、リフレツシユ制御回路２−１−35はCPU12
−１からのリフレツシユトリガ信号が来た場合、前記の
MCEかMB信号のいずれでもないことを確認して、16Kのダ
イナミックRAMをリフレツシユするのに十分な回数であ
る128回に渡つて約500nsecの周期でリフレツシユパルス
をライン２−１−34上に出力する。もし、このリフレツ
シユパルスの出力中に、MB又はMCE信号が出力された場
合は、リフレツシユパルスの出力を一時中断しこれらの
信号によるメモリアクセスが終了するのを持つて更にリ
フレツシユパルスを出力する。
る場合に於いて各ライン毎の00000,00001,00002,…,000
0Bの如くの初期アドレスは、CPU12−１によりマルチバ
ス12−14を介してアドレスカウンタ２−１−９にプリセ
ツトされる。プリセツト値はデータライン２−１−27上
にライン２−１−25を介して現われ、且つI/OマツプドI
/Oとして、そのアドレスがライン２−１−21に現われデ
コーダ２−１−27を介して、それをデコードした信号を
ライン２−１−26にアドレスカウンタ２−１−９のチツ
プ選択信号として入力される。そしてマルチバス12−14
のコントロールバス上に出るIOライトコマンドをライン
２−１−28に導き、チツプ選択信号でゲートし、チツプ
選択が生じた時、このコマンド信号によりライン２−１
−３上のデータをアドレスカウンタ２−１−９にパラレ
ルロードする。初期値がロードされた後はライン２−１
−８又はライン２−１−18のいずれかのクロツクパルス
でもつてカウントアツプする。このアドレスカウンタの
出力はアドレス変換器２−１−20と同様に、メモリ選択
信号をライン２−１−22に、その各メモリ内の具体的ア
ドレスをライン２−１−23に分けて行なわれる。ライン
２−１−30の信号はCPU12−１又はDMAコントローラ９が
メモリをアクセスする場合に出力されるメモリライトコ
マンドとメモリリードコマンド信号である。そしてライ
ン２−１−24の信号これをゲートすることによつて、ラ
イン２−１−31にバツフアメモリ２がアクセスされた場
合のみ前記コマンド信号が出力される。ライン２−１−
32はライン２−１−10,ライン２−１−19,ライン２−１
−31のいずれかの信号によるメモリライト／リード信号
である。２−１−33は各メモリA,B,Cから内部バス２−
６のコントロールバスラインに出力されるメモリビジイ
MB信号（メモリがリード又はライト動作中であることを
示す。）とメモリサイクルイネブルMCE信号（メモリが
リード又はライト又はリフレツシユ動作中であることを
示す。）で、リフレツシユ制御回路２−１−35はCPU12
−１からのリフレツシユトリガ信号が来た場合、前記の
MCEかMB信号のいずれでもないことを確認して、16Kのダ
イナミックRAMをリフレツシユするのに十分な回数であ
る128回に渡つて約500nsecの周期でリフレツシユパルス
をライン２−１−34上に出力する。もし、このリフレツ
シユパルスの出力中に、MB又はMCE信号が出力された場
合は、リフレツシユパルスの出力を一時中断しこれらの
信号によるメモリアクセスが終了するのを持つて更にリ
フレツシユパルスを出力する。
従つてダイナミツクメモリにおけるリフレツシユパルス
とメモリアクセスのためのパルスとの競合を防止するこ
とができる。
とメモリアクセスのためのパルスとの競合を防止するこ
とができる。
以上説明した様に、本発明によると、読取手段からの同
期信号に従って形成された前記書込みアドレスに従っ
て、読取手段からの画像信号をパラレルに変換してから
記憶手段に記憶せしめ、記憶手段への１ページ分の画像
信号の記憶終了後、記憶手段からの同期信号に従って形
成された読出しアドレスに従って、記憶手段からパラレ
ルな画像信号を読出してビットシリアルな画像信号に変
換してから記憶手段に供給せしめるので、読取手段によ
る原稿画像の読取動作と記憶手段による画像の記憶動作
とを平行に実行する必要がなく、しかも低速な動作しか
行えない画像記憶手段を用いたとしても原稿画像の読取
動作と画像の記録動作とを夫々に固有のタイミングで極
めて高速に、且つ、異なる時間帯に夫々実行可能とな
る。
期信号に従って形成された前記書込みアドレスに従っ
て、読取手段からの画像信号をパラレルに変換してから
記憶手段に記憶せしめ、記憶手段への１ページ分の画像
信号の記憶終了後、記憶手段からの同期信号に従って形
成された読出しアドレスに従って、記憶手段からパラレ
ルな画像信号を読出してビットシリアルな画像信号に変
換してから記憶手段に供給せしめるので、読取手段によ
る原稿画像の読取動作と記憶手段による画像の記憶動作
とを平行に実行する必要がなく、しかも低速な動作しか
行えない画像記憶手段を用いたとしても原稿画像の読取
動作と画像の記録動作とを夫々に固有のタイミングで極
めて高速に、且つ、異なる時間帯に夫々実行可能とな
る。
更には記憶手段に記憶した１ページ分のパラレルな画像
信号をビットシリアルな画像信号に変換することなく画
像データバスを介して画像蓄積手段に出力しているので
原稿画像の読取動作と画像の蓄積動作とを夫々に固有な
タイミングでしかもパラレルな画像信号をビットシリア
ルな画像信号に変換することなく画像データバスを介し
て出力しているので高速に画像蓄積が可能となる。
信号をビットシリアルな画像信号に変換することなく画
像データバスを介して画像蓄積手段に出力しているので
原稿画像の読取動作と画像の蓄積動作とを夫々に固有な
タイミングでしかもパラレルな画像信号をビットシリア
ルな画像信号に変換することなく画像データバスを介し
て出力しているので高速に画像蓄積が可能となる。
第１−１図は本発明による画像処理装置の一実施例の構
成を示す図、第１−２図は本実施例の装置の斜視図、第
２図はデジタイザ６の斜視図、第３図は第２図のデジタ
イザの盤面の詳細図、第４図はCRT7の画面構成を示す
図、第５図はコマンドの型式を示す図、第６図は画像処
理例を示す図、第７図はアプリケーシヨンバツフアを示
す図、第８図は操作部８の詳細図、第９図は本実施例の
装置の回路ブロツク図、第10図はCRT＆デジタイザコン
トローラ12−８の回路ブロツク図、第11図はCPU12−１
の回路ブロツク図、第12図はリーダ＆プリンタシーケン
スコントローラ12−４の回路ブロツク図、第13図はDMA
コントローラ12−２の回路ブロツク図、第14図はマルチ
バスに係るメモリマツプ図、第15図はバツフアメモリ12
−３のアドレスマツプ図、第16図はマルチバスに係るバ
ツフアメモリ12−３のアドレスマツプ図、第17図はバツ
フアメモリ12−３の回路ブロツク図、第18図はメモリコ
ントローラ12−３−１の回路ブロツク図であり、１はリ
ーダ部、２はバツフアメモリ、３はプリンタ部、４はデ
イスクメモリ、６はデジタイザ、７はCRT、９はDMAコン
トローラ、13は操作部である。
成を示す図、第１−２図は本実施例の装置の斜視図、第
２図はデジタイザ６の斜視図、第３図は第２図のデジタ
イザの盤面の詳細図、第４図はCRT7の画面構成を示す
図、第５図はコマンドの型式を示す図、第６図は画像処
理例を示す図、第７図はアプリケーシヨンバツフアを示
す図、第８図は操作部８の詳細図、第９図は本実施例の
装置の回路ブロツク図、第10図はCRT＆デジタイザコン
トローラ12−８の回路ブロツク図、第11図はCPU12−１
の回路ブロツク図、第12図はリーダ＆プリンタシーケン
スコントローラ12−４の回路ブロツク図、第13図はDMA
コントローラ12−２の回路ブロツク図、第14図はマルチ
バスに係るメモリマツプ図、第15図はバツフアメモリ12
−３のアドレスマツプ図、第16図はマルチバスに係るバ
ツフアメモリ12−３のアドレスマツプ図、第17図はバツ
フアメモリ12−３の回路ブロツク図、第18図はメモリコ
ントローラ12−３−１の回路ブロツク図であり、１はリ
ーダ部、２はバツフアメモリ、３はプリンタ部、４はデ
イスクメモリ、６はデジタイザ、７はCRT、９はDMAコン
トローラ、13は操作部である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横溝 良和 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 鈴木 明 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 村上 晃一 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 吉田 正 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 塚田 雅晴 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 長島 直 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 宮城 健 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (56)参考文献 特開 昭53−113539（ＪＰ，Ａ) 特開 昭50−124512（ＪＰ，Ａ) 特開 昭53−7144（ＪＰ，Ａ) 特開 昭52−117518（ＪＰ，Ａ)
Claims (1)
- 【請求項１】原稿画像を光電変換して読取り画像信号を
ビットシリアルに出力する読取手段、 前記読取手段からビットシリアルに出力される画像信号
を所定ビット数毎のパラレルな画像信号を変換する第１
の変換手段、 前記第１の変換手段からのパラレルな画像信号を書込み
アドレスに従って１ページ分記憶し、記憶している画像
信号を読出しアドレスに従つてパラレルに読出す記憶手
段、 前記記憶手段から所定ビット数毎にパラレルに読出され
た画像信号をビットシリアルな画像信号に変換する第２
の変換手段、 前記第２の変換手段からのビットシリアルな画像信号に
従つて記録材上に画像を記録する記録手段、 前記書込みアドレス及び前記読出しアドレスを供給され
た同期信号に従って形成する形成手段とを有し、 前記形成手段は前記読取手段からの同期信号に従って前
記書込みアドレスを形成し、前記読取手段からの１ペー
ジ分の画像信号を前記記憶手段に記憶せしめ、前記形成
手段は前記記憶手段からの同期信号に従って前記読出し
アドレスを形成し、前記記憶手段から画像信号を読出し
て前記記憶手段に供給せしめ、更に前記記憶手段から読
み出されたパラレルな画像信号をビットシリアルな画像
信号に変換することなく画像データバスを介して画像蓄
積手段に出力する出力手段とを有することを特徴とする
画像処理装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55177679A JPH0756676B2 (ja) | 1980-12-16 | 1980-12-16 | 画像処理装置 |
| GB8131404A GB2088671B (en) | 1980-10-17 | 1981-10-19 | Facsimile image processing system |
| DE19813141450 DE3141450A1 (de) | 1980-10-17 | 1981-10-19 | "bildverarbeitungssystem" |
| DE3153373A DE3153373C2 (de) | 1980-10-17 | 1981-10-19 | Bildverarbeitungssystem |
| GB08412938A GB2141899B (en) | 1980-10-17 | 1984-05-21 | Facsimile image processing system |
| US06/875,675 US4811109A (en) | 1980-10-17 | 1986-06-18 | Image processing system |
| US07/401,482 US5008760A (en) | 1980-10-17 | 1989-08-30 | Image processing system |
| US08/326,342 US5864407A (en) | 1980-10-17 | 1994-10-20 | Image processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55177679A JPH0756676B2 (ja) | 1980-12-16 | 1980-12-16 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57101971A JPS57101971A (en) | 1982-06-24 |
| JPH0756676B2 true JPH0756676B2 (ja) | 1995-06-14 |
Family
ID=16035203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55177679A Expired - Lifetime JPH0756676B2 (ja) | 1980-10-17 | 1980-12-16 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756676B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6138986A (ja) * | 1984-07-31 | 1986-02-25 | 株式会社リコー | 表示メモリ制御方式 |
| JP3707823B2 (ja) * | 1995-03-27 | 2005-10-19 | 富士写真フイルム株式会社 | 画像処理方法および装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50124512A (ja) * | 1974-03-18 | 1975-09-30 |
-
1980
- 1980-12-16 JP JP55177679A patent/JPH0756676B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57101971A (en) | 1982-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4811109A (en) | Image processing system | |
| US6393164B2 (en) | Image processing apparatus | |
| CA2042070C (en) | Data processing apparatus utilizing cpu | |
| KR900004018B1 (ko) | 메모리 억세스 제어장치 | |
| US4809215A (en) | Information processing system having decode, write and read means | |
| JP2001169067A (ja) | 画像処理装置、画像情報管理方法およびその方法をコンピュータに実行させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
| JP2890570B2 (ja) | 画像処理装置の編集制御方式 | |
| JPH0363107B2 (ja) | ||
| JP4027133B2 (ja) | 画像処理装置 | |
| JPH0685553B2 (ja) | 画像処理装置 | |
| JPH0756676B2 (ja) | 画像処理装置 | |
| JPH0918618A (ja) | 画像形成装置 | |
| JPH0756677B2 (ja) | 画像処理装置 | |
| JPH0255823B2 (ja) | ||
| RU2477512C1 (ru) | Записывающее устройство и способ обработки, выполняемый записывающим устройством | |
| EP0296835A2 (en) | Colour printer apparatus | |
| JPH10210251A (ja) | 画像メモリアクセス方法、画像形成装置、画像形成記憶装置、アドレス発生方法、及びアドレス発生装置 | |
| JPS63219078A (ja) | 画像処理装置 | |
| DE3153373C2 (de) | Bildverarbeitungssystem | |
| JPH01280963A (ja) | 画像処理システム | |
| JPH021421B2 (ja) | ||
| JP2002144670A (ja) | 画像形成システム、及びその後処理方法、並びに記憶媒体 | |
| JPS62255993A (ja) | 画像出力装置 | |
| JP2005305833A (ja) | 印刷装置 | |
| KR0147581B1 (ko) | 복합영상 스캐닝 장치 및 그 방법 |