JPS63213075A - 回路設計支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明の目的〕 （産業上の利用分野） 本発明は、例えばＣＡＤシステム等によるＬＳＩ等の論
理設計後においての回路デバッグを行う際に好適な回路
設計支援装置に関する。

（従来の技術） 一般に、ＣＡＤシステムにおけるＬＳＩ等の論理設計後
の回路デバッグは、回路図が表示された同一画面上にそ
の回路図のシミュレーション結果を表示させ、その結果
が期待値と異なった場合、その原因となる誤り素子を上
記画面上で見付は出すことによりその手直しが行われて
いる。

このような誤り素子の検出は、第２図に示すように、画
面１上に表示された回路図の一部２から上記誤り素子が
接続されていると予想される信号線３を指定し、さらに
この信号線３上のある一点を開始点Ｐとして、作業者が
視覚的にこの信号線３を追跡してこの信号線３先の新た
な回路図の一部２ａを選択して画面１上に表示させるこ
とによりなされている。

しかしながら、このような従来の追跡方法では、信号線
３が非常に長くしかも多数の１１号線３が複雑に交差し
合ったような状態の場合、信号線３の追跡ミスが起り易
く、また追跡してきた過程を逆流して再確認を行ういわ
ゆるバックトレースを行う場合、これまでの追跡過程を
作業者の記憶に頼らねばならない。以上のことから誤り
素子の良好な追跡作業を行うことができないといった問
題点があった。

（発明が解決しようとする問題点） 本発明はこのような問題点を解決するためのもので、誤
り素子を見付は出す際に、素子の追跡とともにこの追跡
素子周辺の回路図を自動的に表示させ、さらに追跡過程
における前記素子周辺の回路図の一部を指令により表示
させて追跡ミスがなく良好な追跡作業を行うことができ
る回路設計支援装置を提供することを目的としている。

［発明の構成］ （問題点を解決するための手段） 本発明は上記目的を達成するために、回路図情報が記憶
された記憶手段と、前記回路図情報に基づいてその回路
図の一部を表示する表示手段と、この表示手段に表示さ
れた回路図から訂正を要する誤り素子の追跡における開
始点を指示する指示手段と、前記記憶手段に記憶されて
いる回路図情報に基づいて前記開始点に接続されている
素子を追跡し前記表示手段に表示させる追跡手段と、こ
の追跡手段により追跡された前記素子の位置情報を記憶
する素子位置記憶手段と、所定の指示により前記位置情
報にから追跡過程における前記素子周辺の前記回路図の
一部を前記表示手段に表示させる表示制御手段とを備え
てなることを特徴としている。

（作用） 本発明の回路設計支援装置において、記憶手段に記憶さ
れている回路図情報に基づいて開始点に接続されている
素子を追跡し表示手段に表示させる追跡手段と、この追
跡手段により追跡された前記素子の位置情報を記憶する
素子位置記憶手段と、所定の指示により前記位置情報か
ら追跡過程における前記素子周辺の前記回路図の一部を
前記表示手段に表示させる表示制御手段とを備えて構成
したので、誤り素子を見付は出ず際に、素子の追跡とと
もにこの追跡素子周辺の回路図を自動的に表示させ、さ
らに追跡過程における前記素子周辺の回路図の一部を指
令により表示させて追跡ミスがなく良好な追跡作業を行
うことができるようになる。

（実施例） 以下、本発明の一実施例の回路設計支援装置を図面に基
づいて説明する。

第１図は本発明の一実施例の回路設計支援装置の構成を
示すブロック図である。

同図において４は回路図情報が格納された回路図格納部
、５はこの回路図格納部４に格納された回路図を表示す
るＣＲＴ、６は各コマンドの入力操作を行うとともに回
路デパックにおいて訂正を必要とする不適当な回路素子
の見付は出しを行うための信号線上の開始点をＣＲＴ５
の画面上で選択し指示する（以下、ピックと称す。）ボ
インティング装置である。

また、７はＣＰＵであり、このＣＰＵ７はコマンド入カ
モジュール８、コマンド解析モジュール９、追跡モジュ
ール１０および表示モジュール１１とから構成されてる
。

上記コマンド入力モジュール８は、ボインティング装置
６を制御して各コマンド入力の制御を行うモジュール、
上記コマンド解析モジュール９は、コマンド人力モジュ
ール８より入力されたコマンドを解析するモジュールで
ある。

また、上記追跡モジュール１０は、ボインティング装置
６によりピックされた信号線上の開始点からこの信号線
に沿って回路素子の追跡を行い見付は出すモジュールで
ある。

また１２は追跡モジュール１０により見付は出された回
路素子の特定情報を追跡素子テーブルに登録して記憶す
る追跡素子記憶部である。この追跡素子記憶部１２は、
第３図に示すように、追跡素子テーブル１３にボインテ
ィング装置６によりピックされた信号線上の追跡の開始
点を特定するための追跡開始信号名Ａと追跡モジュール
１０により見付は出された回路素子についての素子名Ｂ
、シート番号Ｃおよび配置位ＷＤ等の特定情報がそれぞ
れ登録されるようになっており、さらに回路素子の登録
毎に素子数Ｅが追加されるようになっている。

また上記表示モジュール１１は、追跡モジュール１０で
見付は出された回路素子周辺の回路図の一部を追跡毎に
ＣＲＴ５に表示させ、がっバックトレースのコマンド入
力により追跡素子テーブル１３に赦後に登録された回路
素子の特定情報がらの一つ前の特定情報に基づいてその
回路素子周辺の回路図の一部を表示させるモジュールで
ある。

次に以上のように構成された回路設計支援装置の動作を
第４図に基づいて説明する。

先ず、コマンド人力モジュール８が起動され、ボインテ
ィング装置６により追跡機能を指定するコマンドがＣＰ
Ｕ７に入力される。さらにこのコマンドはコマンド解析
モジュール９によりその解析が行われ、これにより追跡
モジュール１０が起動状態となって追跡素子記憶部１２
における追跡素子テーブル１２の初期化がなされる（ス
テップＡ）。

この後、ボインティング装置６により信号線上の追跡の
開始点が指示され、この開始点を特定する情報が追跡素
子テーブル１３の追跡開始信号名Ａとして登録されると
と５もに素子数Ｅか０となる（ステップＢ）。

次に、ボインティング装置６により追跡動作に関する信
号線のピック、バックトレースあるいは終了のコマンド
か指示入力される（ステップＣ）。

コマンド解析モジュール９では、先ず入力されたコマン
ドか終了を示すものであるか否かの判断がなされる（ス
テップＤ）。

終了でないことか判断された場合、次にこのコマンドが
バックトレースであるか否かの判断がなされる（ステッ
プＥ）。

バック１へレースでないことが判断された場合、次いで
このコマンドが信号線のピックであるか否かの判断がな
される（ステップＦ）。

そして信号線のピックでないことが判断された場合はコ
マンドをステップＣに戻す。

一方、信号線のピックが判断された場合は、信号線上の
開始点からこの信号線に接続されている回路素子を回路
図格納部４に格納されている回路図に基づいて追跡し見
付は出すくステップＧ）。

次に、この回路素子の見付は出しに応じて追跡素子テー
ブル１３における素子数Ｅを一つ追加し、その回路素子
についての素子名Ｂ、シート番号Ｃおよび配置位ＷＤを
それぞれ登録する（ステップＨ）。

次に、表示モジュール１１によりこの見付は出された回
路素子周辺の回路図の一部をＣＲＴ　５の画面上に表示
する（ステップＩ）。

この後、再びステップＣにおけるコマンドの入力の制御
がなされる。

また、ステップＥにおいてバックトレースが判断された
場合、追跡素子テーブル１３において晟後に登録された
回路素子についての特定情報を消去してその消去後に残
った素子数番目の特定情報を取出す（ステップＪ）。

次に追跡素子テーブル１３において取出される＝　９　
＝ べき特定情報の有無が判断される（ステップＫ）。

特定情報が存在することが判断された場合は、この特定
情報に対応する回路素子周辺の回路図の一部をＣＲＴ５
に表示する（ステップＬ）。

また、ステップＤにおいて終了が選択された場合、追跡
モジュール１０をＯＦＦ状態として追跡素子テーブル１
３をクリアし、追跡機能を終了する（ステップＭ）。

しかしてこの実施例の回路設計支援装置によれは、追跡
モジュール１０により見付は出された回路素子を特定す
る情報を追跡素子デーフル１３に登録するとともに、こ
の回路素子周辺の回路図の一部を表示モジュール１１を
介してＣＲＴ５の画面上に表示させ、さらに所定の指令
により追跡素子テーブル１３に登録された回路素子の特
定情報に基づいて追跡過程における回路素子周辺の回路
図の一部が表示されるように構成したので、追跡ミスか
なく良好な追跡作業を行うことかてきるようになる。

［発明の効果］ 本発明の回路設計支援装置によれば、誤り素子を見付は
出す際に、素子の追跡とともにこの追跡素子周辺の回路
図を自動的に表示させ、さらに追跡過程における前記素
子周辺の回路図の一部を指令により表示させて追跡ミス
がなく良好な追跡作業を行うことができるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路設計支援装置′の構成
を説明するためのブロック図、第２図は従来の素子の追
跡を説明するための画面を示す図、第３図は本発明の一
実施例の回路設計支援装置における追加素子テーブルの
構成を示す概念図、第４図はその動作を説明するための
フローチャートである。 ４・・・・・・回路図格納図 ５・・・・・・ＣＲＴ ６・・・・・・ボインティング装置 ８・・・・・・コマンド人力モジュール９・・・・・・
コマンド解析モジュール１０・・・・・・追跡モジュー
ル １１・・・・・・表示モジュール １２・・・・・・追加素子記憶部 出願人　　　　　株式会社　東芝 代理人　弁理士　須　山　佐　− 第１図 第２図 第３図 第４１Ｔ′ｉ

Claims (1)

【特許請求の範囲】
1. （１）回路図情報が記憶された記憶手段と、前記回路図
   情報に基づいてその回路図の一部を表示する表示手段と
   、この表示手段に表示された回路図から訂正を要する誤
   り素子の追跡における開始点を指示する指示手段と、前
   記記憶手段に記憶されている回路図情報に基づいて前記
   開始点に接続されている素子を追跡し前記表示手段に表
   示させる追跡手段と、この追跡手段により追跡された前
   記素子の位置情報を記憶する素子位置記憶手段と、所定
   の指示により前記位置情報から追跡過程における前記素
   子周辺の前記回路図の一部を前記表示手段に表示させる
   表示制御手段とを備えてなることを特徴とする回路設計
   支援装置。