JPS63209223A - Pll周波数シンセサイザ - Google Patents

Pll周波数シンセサイザ

Info

Publication number
JPS63209223A
JPS63209223A JP62043346A JP4334687A JPS63209223A JP S63209223 A JPS63209223 A JP S63209223A JP 62043346 A JP62043346 A JP 62043346A JP 4334687 A JP4334687 A JP 4334687A JP S63209223 A JPS63209223 A JP S63209223A
Authority
JP
Japan
Prior art keywords
frequency
signal
output
controller
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62043346A
Other languages
English (en)
Inventor
Masaomi Ichikawa
市川 正臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62043346A priority Critical patent/JPS63209223A/ja
Publication of JPS63209223A publication Critical patent/JPS63209223A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPLL周波数シンセサイザに関し、特に複数の
周波数を同時に発生させる方法に関する。
〔従来の技術〕
従来、複数の周波数を同時に発生させるPLL周波数シ
ンセサイザは、第3図に示すように例えば2種類の異な
る周波数f、、f2を同時に発生させる方法として、各
発生周波数f1およびf2に対して、ローパス・フィル
タ52.59と、電圧制御発振器51.58と、位相比
較器54゜57と、プログラマブル・ディバイダPD、
およびPD2  (53,54)にコントローラ55か
らそれぞれ、分周比N1およびN2を設定することによ
り各電圧制御発振器VCo1およびVCO□(51,5
8)からそれぞれf、=N1fRおよびf 2 =N2
 f Rの周波数を発生させる方法をとっていた。
〔発明が解決しようとする問題点〕
上述した従来のPLL周波数シンセサイザは、独立した
複数のPLLを用いるため、各PLLにローパス・フィ
ルタと電圧制御発振器と位相比較器と、プログラマブル
・ディバイダが必要であり、回路が複雑になり、部品数
も多きなりかつコストアップになるという欠点がある。
また、プログラマブル・ディバイダを制御するコントロ
ーラも各プログラマブル・ディバイダを個別に制御する
ため、出力端子が多く必要となる欠点がある。
上述した従来のPLL周波数シンセサイザに対し、本発
明は1個のプログラマブル・ディバイダと、1個の位相
比較器とを共用するとともにこれらに対するコントロー
ラを用いることにより複数の周波数を同時に出力する独
創的内容を有する。
〔問題点を解決するための手段〕 本発明のPLL周波数シンセサイザは、第1のローパス
・フィルタを介して与えられた誤差信号に従って発振周
波数が変る第1の電圧制御発振器と、第2のローパス・
フィルタを介して与えられた誤差信号に従って発振周波
数が変る第2の電圧制御発振器と、コントロール信号に
従って前記第1および第2の電圧制御発振器の出力を選
択して出力する第1のスイッチと、与えられた分周比信
号に従って前記第1のスイッチの出力信号を分周するプ
ログラマブル・ディバイダと、前記プログラマブル・デ
ィバイダの出力信号と予め設定された基準周波数を有す
る基準信号との位相の比較を行ない誤差信号を出力する
位相比較器と、前記コントロール信号に従って前記位相
比較器の出力信号を前記第1または第2のローパス・フ
ィルタへ選択して与える第2のスイッチと、前記第1お
よび第2のスイッチの選択動作を周期的に行なうコント
ロール信号を出力するとともに前記プログラマブル・デ
ィバイダへの分周比信号を出力するコントローラとを含
み構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック・ダイアグラムで
ある。1,8は電圧制御発振器(以後vco1.vco
□と呼ぶ)で、2,9はローパス・フィルタ(以後LP
F1.LPF2と呼ぶ)である。いま、コントローラ7
によりスイッチ(以11 S W tと呼ぶ)3とスイ
ッチ(以f&sW2と呼ぶ)6をaの状態とし、プログ
ラマブル・ディバイダ(以後PDと呼ぶ)4に分周比N
1を設定すると、位相比較器(以後φ−DETと呼ぶ)
5の基準信号の周波数がfRであると、VCOIIから
f、=N1 ・fRなる周波数の信号が出力される。こ
のときφ−DET5の出力はフローティング状態となる
。φ−DET5の出力がフローティング状態となるとL
PFI 2のリーク電流によりキャパシタンスのチャー
ジ電圧が減衰して、VCOI 1の出力周波数f1が変
動するが、flの変動に伴い再度φ−DET5より信号
が出力され、VCOI1の出力周波数はf1=N、  
・fRに保たれる。このとき、LPFI 2のリーク電
流を小さくすることによりvcot 1の出力周波数の
変動を小さくすることが可能である。通常φ−DFT5
の出力を1秒程度フローティング状態としてもLPFI
2のリーク電流を小さくすることにより、VCo、1の
出力周波数の変動をおさえることは十分に可能である。
次にvcot 1の出力信号の周波数がf、=N、−f
Rとった後、コントローラ7により5W13および5W
26をbの状態にするとともにPD4に分周比N2を設
定し、次に5w13および5W26をCの状態とすると
、■CO□8およびLPF29を含むPLLが構成され
、VC02gからf2=N2・fRなる周波数の信号が
出力される。このときφ−DFT5の出力はフローティ
ング状態となる。次にコントローラ7によりSWt 3
および5W26をbの状態としてPD4に分周比N1を
設定した後5W13および5W26をaの状態とすると
再度vco、iを含むPLLが構成され、VCo、1か
らf、 −N1 ・fRなる周波数が出力される。この
とき、前述したようにLPFI 2のリーク電流を小さ
くすることによりφ−DET5の出力を1秒程度フロー
ティング状態としてもVCo、1の出力周波数はほとん
ど変動しないため、vcollからはf、=N、  ・
fRなる安定した周波数が出力される。同様にLPF2
9のリーク電流を小さくとり、5W13と5W26とP
D4の分周比によりVCo、1を含むPLLとvco2
 sを含むPLLを例えば、1秒毎、あるいは、それ以
下で交互に切り換えることにより、1個のPDと1個の
φ−DETと2個のスイッチとコントローラで、異なる
周波数f1およびf2を同時に発生させることが可能と
なる。
第2図は、本発明の具体的実施例のブロック・ダイアグ
ラムである。1個のプログラマブル・ディバイダ4と1
個の位相比較器5とスイッチ3および6とコントローラ
7によりPLLを等測的に2組構成し、同時に別々のラ
ジオ放送局を受信する為のシステムである。今vcot
 1を含むPLLにおいて送信周波数fAのA局をアン
テナANT(10)、高側増幅回路RF1 (11)、
ミキサ(MI Xl)12.中間周波増幅器IF。
(13)および検波器IF−DET、(14)により受
信し、SW、15.復調器MPX(16)。
音声増幅器AF(17)を介してスピーカ18で聞いて
いるとする。このとき、車載用チューナ等では、走行中
に電界強度が弱くなる場合があり、送信周波数の異なる
同一内容の放送局をサーチしたい場合がしばしばおこる
。このような場合■CO□8を含むPLLで送信周波数
fA以外のラジオ放送局をA N T 10 、 RF
 219 、 M I X 220、  I F221
 、  I F  DET222により受信することが
可能であるため、スピーカ18からは、A局を聞きなが
ら、VCo28を含むPLLで同一内容の放送局をサー
チし、IF  DET114およびIF−DET222
の出力をコントローラ7で判別し、電界強度の強い放送
局の受信出力を5W315で切り替えることにより、送
信周波数の異なる同一内容の放送局の電界強度の強い放
送局を常にスピーカ18から聞くことが可能となる。
また、欧州等では、交通情報を放送している放送局があ
るが、交通情報は常時放送しているとは限らず、ある時
間帯だけ放送されるため、その他の時間はA局を聞いて
おり、交通情報が始まると、交通情報を放送しているB
局を聞きたい場合がある。このような場合も、VCO2
1を含むPLLでA局を受信し、5W315によりA局
を聞きながら、vCO28を含むPLLではB局を受信
し、I F  DET222より交通情報が始まる信号
をコントローラ7により判別し、交通情報が始まると5
W315によりB局の交通情報をスピーカ18から聞く
ことが可能となる。
なお、同じ局についてのみ受信する場合は、VCo、1
およびVCo28の発振周波数が同一になるように分周
比N、、N2を同じにするか、コントローラ7からの5
W13.SW26゜8W、15へのコントロール信号を
固定すればよい。
〔発明の効果〕
以上説明したように本発明は、ローパス・フィルタの出
力電圧保持特性を利用して、複数の周波数を複数の電圧
制御発振器と複数のローパス・フィルタと1個のプログ
ラマブル・デイバイダと1個の位相比較器と2個のスイ
ッチと1個のコントローラで発生させることにより、従
来の方法から比較的高価なプログラマブル・デアバイダ
および位相比較器の部品数を低減することが可°能であ
る。またコントローラも、1個のプログラマブル・ディ
バイダと2個のスイッチを制御させるだけでよく、複数
のプログラマブル・デイバイダを制御する従来のコント
ローラより簡素なものでも可能である。以上のことより
、従来の方法にくらべて、廉価なシステム構成ができる
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック・ダイアダラム、
第2図は本発明の具体的一実施例のブロック・ダイアグ
ラム、第3図は従来の方法の一実施例のブロック・ダイ
アグラムである。 1.8.51.58・・・電圧制御発振器、2゜9.5
2.59・・・ローパス・フィルタ、3,6゜15・・
・スイッチ、4,53.56・・・プログラマブル・デ
ィバイダ、5,54.57・・・位相比較器、7.55
・・・コントローラ、10・・・アンテナ、11.1.
9・・・高周波増幅器、12.20・・・ミキサ、13
.21・・・中間周波数増幅器、14.22・・・検波
器、16・・・復調器、17・・・音声増幅器、18・
・・スピーカ。

Claims (1)

    【特許請求の範囲】
  1. 第1のローパス・フィルタを介して与えられた誤差信号
    に従って発振周波数が変る第1の電圧制御発振器と、第
    2のローパス・フィルタを介して与えられた誤差信号に
    従って発振周波数が変る第2の電圧制御発振器と、コン
    トロール信号に従って前記第1および第2の電圧制御発
    振器の出力を選択して出力する第1のスイッチと、与え
    られた分周比信号に従って前記第1のスイッチの出力信
    号を分周するプログラマブル・ディバイダと、前記プロ
    グラマブル・ディバイダの出力信号と予め設定された基
    準周波数を有する基準信号との位相の比較を行ない誤差
    信号を出力する位相比較器と、前記コントロール信号に
    従って前記位相比較器の出力信号を前記第1または第2
    のローパス・フィルタへ選択して与える第2のスイッチ
    と、前記第1および第2のスイッチの選択動作を周期的
    に行なうコントロール信号を出力するとともに前記プロ
    グラマブル・ディバイダへの分周比信号を出力するコン
    トローラとを含み構成されることを特徴とするPLL周
    波数シンセサイザ。
JP62043346A 1987-02-25 1987-02-25 Pll周波数シンセサイザ Pending JPS63209223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62043346A JPS63209223A (ja) 1987-02-25 1987-02-25 Pll周波数シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62043346A JPS63209223A (ja) 1987-02-25 1987-02-25 Pll周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPS63209223A true JPS63209223A (ja) 1988-08-30

Family

ID=12661281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62043346A Pending JPS63209223A (ja) 1987-02-25 1987-02-25 Pll周波数シンセサイザ

Country Status (1)

Country Link
JP (1) JPS63209223A (ja)

Similar Documents

Publication Publication Date Title
KR910003230B1 (ko) 텔레비젼 방송의 음성신호 수신용 fm 수신기
US4963838A (en) Frequency synthesizer
US5537448A (en) Switchable PLL circuit with constant amplification gradient
US6175281B1 (en) PLL frequency synthesizer and portable terminal employing the PLL frequency synthesizer
JPH0389720A (ja) ラジオ受信機
JPS63209223A (ja) Pll周波数シンセサイザ
KR20020004975A (ko) 무선 fm 수신기
KR20010022059A (ko) 라디오 수신기
KR19980024953A (ko) 이중 수퍼헤테로다인형 수신 회로
JP2000174652A (ja) Fm受信機
JP3072667B2 (ja) スーパーヘテロダイン受信機
JP3893338B2 (ja) ラジオ受信機
JPH06104788A (ja) スーパーヘテロダイン方式の受信機
JP2515016Y2 (ja) Pllシンセサイザ方式のラジオ受信機
JPS60223335A (ja) Am/fm受信機のチユ−ナ
JPS60143029A (ja) ラジオ受信機
JPH021973Y2 (ja)
JPH10154945A (ja) ダブルスーパヘテロダイン式受信方法とその受信回路
JPH08316862A (ja) ラジオ受信機
JP2512528B2 (ja) シンセサイザチュ―ナを有する受信機
JPS6342601Y2 (ja)
JPS6322493B2 (ja)
JPH08130488A (ja) 受信機
JPH09307471A (ja) Amラジオ受信機
JPS6196819A (ja) チユ−ナ