JPS63207178A - プレ−ナ型高耐圧サイリスタ - Google Patents
プレ−ナ型高耐圧サイリスタInfo
- Publication number
- JPS63207178A JPS63207178A JP4070687A JP4070687A JPS63207178A JP S63207178 A JPS63207178 A JP S63207178A JP 4070687 A JP4070687 A JP 4070687A JP 4070687 A JP4070687 A JP 4070687A JP S63207178 A JPS63207178 A JP S63207178A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- channel stopper
- conductivity type
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 title description 6
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000035515 penetration Effects 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 21
- 238000002161 passivation Methods 0.000 abstract description 17
- 108091006146 Channels Proteins 0.000 abstract description 16
- 230000005684 electric field Effects 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 239000010409 thin film Substances 0.000 abstract description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract description 3
- 229920000136 polysorbate Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 37
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000000758 substrate Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、サイリスタの耐圧構造に関し、特に樹脂封止
にて組立てられるサイリスタにおいて、高耐圧を有する
プレーナ形サイリスタ構造を提供することにある。
にて組立てられるサイリスタにおいて、高耐圧を有する
プレーナ形サイリスタ構造を提供することにある。
従来のプレーナ形サイリスタを第３図に示す。
半導体基板（Ｎ型）１の一生面にＰ型エミッタ層３が全
面に形成され、他主面にＰ型ベース層２が選択的に形成
され、外周にこれらと同じ導電型の半導体基板深さ方向
に貫通する拡散層８を有する。
面に形成され、他主面にＰ型ベース層２が選択的に形成
され、外周にこれらと同じ導電型の半導体基板深さ方向
に貫通する拡散層８を有する。
又、ベース層２と外周部の拡散層８との間にチャンネル
ストッパ層（Ｎ”）４を設け、かつ頭側および逆側の電
圧印加において酸化膜７中の可動イオンが順方向耐圧、
逆方向耐圧へ影＠Ｉをおよぼさないようにチャンネルス
トッパ層４上の酸化膜７が窓明けされた構造となってい
た。さらに層側においてはＰ型代−ス層２の曲率を緩和
する形でＰ型フローティングリング５を設けてお夛、Ｐ
型代−ス層２内にＮ型エミツタ層６を有していた。
ストッパ層（Ｎ”）４を設け、かつ頭側および逆側の電
圧印加において酸化膜７中の可動イオンが順方向耐圧、
逆方向耐圧へ影＠Ｉをおよぼさないようにチャンネルス
トッパ層４上の酸化膜７が窓明けされた構造となってい
た。さらに層側においてはＰ型代−ス層２の曲率を緩和
する形でＰ型フローティングリング５を設けてお夛、Ｐ
型代−ス層２内にＮ型エミツタ層６を有していた。
上述した従来量のプレーナ形サイリスタは層側において
〜９００Ｖ、逆側において〜５ｏｏｖ程度の耐圧を有す
ることができる。しかし本構造においては、缶ケースに
組立てた場合は耐圧が安定であるが、樹脂封止形に組立
てると耐圧が劣化するなどの不安定な欠点がある。
〜９００Ｖ、逆側において〜５ｏｏｖ程度の耐圧を有す
ることができる。しかし本構造においては、缶ケースに
組立てた場合は耐圧が安定であるが、樹脂封止形に組立
てると耐圧が劣化するなどの不安定な欠点がある。
すなわち、上述した従来のプレーナ形サイリスタの場合
、樹脂封止形に組立てられると電圧を印加した時樹脂中
の等電位線がパシベーション酸化膜７中の可動イオンが
耐圧劣化に働くような電界ベクトル作用となってしまう
為、耐圧の安定性が得られない構造となっていた。
、樹脂封止形に組立てられると電圧を印加した時樹脂中
の等電位線がパシベーション酸化膜７中の可動イオンが
耐圧劣化に働くような電界ベクトル作用となってしまう
為、耐圧の安定性が得られない構造となっていた。
本発明はかかる従来の欠点を解決するために、前述の従
来のブレーナ形サイリスタ構造の半導体基板−主面のＮ
＋チャンネルストッパ上のパシベーション酸化膜窓明は
部チャンネルストッパー幅をオーバーラツプさせた形で
金属薄膜を設けている。
来のブレーナ形サイリスタ構造の半導体基板−主面のＮ
＋チャンネルストッパ上のパシベーション酸化膜窓明は
部チャンネルストッパー幅をオーバーラツプさせた形で
金属薄膜を設けている。
すなわち、本発明によるサイリスタでは、その耐圧構造
は樹脂封止形に組立てられても、樹脂中の等電位線によ
る電界ベクトル方向を制御することによυ、パシベーシ
ョン酸化膜中の可動イオンの横方向への動きを阻止出来
るようにしている。
は樹脂封止形に組立てられても、樹脂中の等電位線によ
る電界ベクトル方向を制御することによυ、パシベーシ
ョン酸化膜中の可動イオンの横方向への動きを阻止出来
るようにしている。
次に、図面を参照して本発明をよシ詳細に説明する。
第１図は本発明の一実施例の縦断面図である。
ＰＮＰＨの４層よシ成るサイリスタであシ、Ｎ型高抵抗
層１の不純物濃度は〜Ｉ Ｘ １０１４ｃｍ−” 、
Ｐベース層２およびＰ型フローティング層５０表面濃度
は〜ｌＸｌ０ ｃｍ であシ、拡散深さは４０〜４
７μｍである。又、Ｐ型エミッタ層８はＰベース層２と
同一面側ではＰベース２の濃度以下の表面濃度を有し、
逆止面側ではＰベース層２と同等の表面濃度である。Ｐ
型エミッタ層８はＮ型高抵抗層１を突き抜ける形で設け
られている。更に、Ｐ型エミッタ層８とＰ型代−ス層２
にはさまれる一主面側のＮ型ベース層１中にＰ型のフロ
ーティングリング５とＰ型フローティングリング５とＰ
型エミッタ層８間のＮ型高抵抗層１中にＮ＋型チャンネ
ルストッパ一層４が設けられておりＮ型チャンネルスト
ッパー４上のパシベーション酸化膜７は窓明けの状態と
なっている。
層１の不純物濃度は〜Ｉ Ｘ １０１４ｃｍ−” 、
Ｐベース層２およびＰ型フローティング層５０表面濃度
は〜ｌＸｌ０ ｃｍ であシ、拡散深さは４０〜４
７μｍである。又、Ｐ型エミッタ層８はＰベース層２と
同一面側ではＰベース２の濃度以下の表面濃度を有し、
逆止面側ではＰベース層２と同等の表面濃度である。Ｐ
型エミッタ層８はＮ型高抵抗層１を突き抜ける形で設け
られている。更に、Ｐ型エミッタ層８とＰ型代−ス層２
にはさまれる一主面側のＮ型ベース層１中にＰ型のフロ
ーティングリング５とＰ型フローティングリング５とＰ
型エミッタ層８間のＮ型高抵抗層１中にＮ＋型チャンネ
ルストッパ一層４が設けられておりＮ型チャンネルスト
ッパー４上のパシベーション酸化膜７は窓明けの状態と
なっている。
本実施例においては、上述したＮ＋型型中ヤンネルスト
ッパー４上パシベーション酸化膜７の窓明は部分に接し
、その周囲のパッシベーション酸化膜７上に延在してチ
ャネルストッパー４よりも広くＮ型高抵抗層１上に延び
る形でアルミニウム薄膜９を設けたことによシ第２図（
ａ） 、 （ｂ）に示した樹脂封止状態での樹脂中の等
電位線１０ 、１０’と電界ベクトルモデル１１．１１
’となり、アルミニウム薄膜を設けることによシ樹脂中
の等電位線を第２図（ｂ）の等電位線１０′のように変
えて、電界ベクトル１１′がパシベーション酸化膜７中
の可動イオンの移動に影響しないようにしたことにある
。つｔｐ第２図から上述の内容上のべると、まず第２図
（ａ）は従来のプレーナ形サイリスタを樹脂封止したも
ので例えば、順方向側に電圧を印加した場合Ｐベース層
２とＮ型高抵抗層１の中で空乏層１２が広が９樹脂中の
中の等電位線１０は第２図（ａ）に示した状態となり、
この際電界ベクトル１１が矢印（太線で示した）の様に
な９、この電界ベクトル１１の影響でパシベーション酸
化膜７中の可動イオン１２がＮ＋チャンネルストッパ４
近傍によせ集められる為、逆方向側の耐圧が表面の影響
を受けてＮ型高抵抗層１に広がった空乏層１３が表面で
アキュミレション状態を起こし耐圧は劣化する。
ッパー４上パシベーション酸化膜７の窓明は部分に接し
、その周囲のパッシベーション酸化膜７上に延在してチ
ャネルストッパー４よりも広くＮ型高抵抗層１上に延び
る形でアルミニウム薄膜９を設けたことによシ第２図（
ａ） 、 （ｂ）に示した樹脂封止状態での樹脂中の等
電位線１０ 、１０’と電界ベクトルモデル１１．１１
’となり、アルミニウム薄膜を設けることによシ樹脂中
の等電位線を第２図（ｂ）の等電位線１０′のように変
えて、電界ベクトル１１′がパシベーション酸化膜７中
の可動イオンの移動に影響しないようにしたことにある
。つｔｐ第２図から上述の内容上のべると、まず第２図
（ａ）は従来のプレーナ形サイリスタを樹脂封止したも
ので例えば、順方向側に電圧を印加した場合Ｐベース層
２とＮ型高抵抗層１の中で空乏層１２が広が９樹脂中の
中の等電位線１０は第２図（ａ）に示した状態となり、
この際電界ベクトル１１が矢印（太線で示した）の様に
な９、この電界ベクトル１１の影響でパシベーション酸
化膜７中の可動イオン１２がＮ＋チャンネルストッパ４
近傍によせ集められる為、逆方向側の耐圧が表面の影響
を受けてＮ型高抵抗層１に広がった空乏層１３が表面で
アキュミレション状態を起こし耐圧は劣化する。
これに対し第２図（ｂ）は本発明のＶチャンネルストッ
パ上のパシベーション酸化膜７の窓明は部分にアルミニ
ウム薄膜９を形成したものを樹脂封止したもので第２図
（ａ）と同様に順方向側に電圧を印加した場合樹脂中の
等電位線１０′が図に示した様になり、この際の電界ベ
クトル１１′は矢印（太線で示した）の様になるためパ
シベーション酸化膜７中の可動イオン移動に寄与しなく
なる為、逆方向側の耐圧は劣化しないことになる。
パ上のパシベーション酸化膜７の窓明は部分にアルミニ
ウム薄膜９を形成したものを樹脂封止したもので第２図
（ａ）と同様に順方向側に電圧を印加した場合樹脂中の
等電位線１０′が図に示した様になり、この際の電界ベ
クトル１１′は矢印（太線で示した）の様になるためパ
シベーション酸化膜７中の可動イオン移動に寄与しなく
なる為、逆方向側の耐圧は劣化しないことになる。
以上説明したように、本発明はＮ＋チャンネルストッパ
ー上のパシベーション酸化膜の窓明は部分にアルミニウ
ム薄膜をＮ＋チャンネルストッパー幅よりも広く形成す
ることにより、樹脂封止した場合の樹脂中の等電位線を
制御し、等電位線による電界ベクトルをパシベーション
酸化膜中の可動イオンを電圧印加時に移動させる働きを
阻止することが出来、樹脂封止型高耐圧プレーナサイリ
スタを製造する事が可能となる。
ー上のパシベーション酸化膜の窓明は部分にアルミニウ
ム薄膜をＮ＋チャンネルストッパー幅よりも広く形成す
ることにより、樹脂封止した場合の樹脂中の等電位線を
制御し、等電位線による電界ベクトルをパシベーション
酸化膜中の可動イオンを電圧印加時に移動させる働きを
阻止することが出来、樹脂封止型高耐圧プレーナサイリ
スタを製造する事が可能となる。
第１図は本発明の一実施例の縦断面図、第２図（ａ）は
従来のプレーナ型サイリスタの耐圧劣化のモデルを示し
た図、第２図（ｂ）は本発明の一実施例の耐圧劣化のモ
デルを示した図、第３図は従来構造のプレーナ型サイリ
スタの縦断面図である。 １・・・・・・Ｎ型高抵抗基板、２・・・・・・Ｐ型ベ
ース層、３・・・・・・Ｐ型エミッタ一層、４・・・・
・・Ｎ＋チャンネルストッパ層、５・・・・・・Ｐ型フ
ローティングリング、６・・・・・・Ｎｆｉエミッタ一
層、７・・・・・・パシベーション酸化膜、８・・・・
・・Ｐ−突き抜け層、９・・・・・・アルミニウム薄膜
、１０．１０’・・・・・・樹脂中の等電位線、１１・
１１’・・・・・・電界ベクトル、１２．１３・・・・
・・究乏層。 代理人 弁理士 内 原 晋″″τパ−ミー、。 第１図 第３図 第２図
従来のプレーナ型サイリスタの耐圧劣化のモデルを示し
た図、第２図（ｂ）は本発明の一実施例の耐圧劣化のモ
デルを示した図、第３図は従来構造のプレーナ型サイリ
スタの縦断面図である。 １・・・・・・Ｎ型高抵抗基板、２・・・・・・Ｐ型ベ
ース層、３・・・・・・Ｐ型エミッタ一層、４・・・・
・・Ｎ＋チャンネルストッパ層、５・・・・・・Ｐ型フ
ローティングリング、６・・・・・・Ｎｆｉエミッタ一
層、７・・・・・・パシベーション酸化膜、８・・・・
・・Ｐ−突き抜け層、９・・・・・・アルミニウム薄膜
、１０．１０’・・・・・・樹脂中の等電位線、１１・
１１’・・・・・・電界ベクトル、１２．１３・・・・
・・究乏層。 代理人 弁理士 内 原 晋″″τパ−ミー、。 第１図 第３図 第２図
Claims (1)
- 一導電型エミッタ層と他導電型ベース層と前記一導電型
ベース層と前記他導電型エミツタ層のＰＮＰＮ４層を有
し、前記他導電型ベース層には貫通する前記一導電型の
突き抜け領域を有し、かつ前記一導電型エミッタ層と前
記一導電型ベース層にはさまれる一主面側の前記他導電
型ベース層中に前記一導電型のフローティングリングを
有し、更に前記−導電型フローティングリングと、前記
一導電型エミッタ層間の前記他導電型ベース領域中に前
記他導電型のチャンネルストッパ層が設けられかつ該チ
ャンネルストッパー層上に窓明けされた絶縁膜を有する
プレーナ型サイリスタにおいて、前記酸化膜の前記チャ
ンネルストッパー上の窓明けされた部分に該チャンネル
ストッパーに接して前記酸化膜上に前記チャンネルスト
ッパーよりも広く延在する導電体膜を有することを特徴
とするプレーナ型高耐圧サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070687A JPS63207178A (ja) | 1987-02-23 | 1987-02-23 | プレ−ナ型高耐圧サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070687A JPS63207178A (ja) | 1987-02-23 | 1987-02-23 | プレ−ナ型高耐圧サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63207178A true JPS63207178A (ja) | 1988-08-26 |
Family
ID=12588018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4070687A Pending JPS63207178A (ja) | 1987-02-23 | 1987-02-23 | プレ−ナ型高耐圧サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63207178A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122379A (ja) * | 1974-08-19 | 1976-02-23 | Sony Corp | |
| JPS5152788A (ja) * | 1974-11-01 | 1976-05-10 | Mitsubishi Electric Corp | Pureenagatahandotaisochi |
| JPS5778171A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Thyristor |
| JPS583301U (ja) * | 1981-06-30 | 1983-01-10 | セントラル硝子株式会社 | 複輪タイヤにおける泥付着防止具 |
-
1987
- 1987-02-23 JP JP4070687A patent/JPS63207178A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122379A (ja) * | 1974-08-19 | 1976-02-23 | Sony Corp | |
| JPS5152788A (ja) * | 1974-11-01 | 1976-05-10 | Mitsubishi Electric Corp | Pureenagatahandotaisochi |
| JPS5778171A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Thyristor |
| JPS583301U (ja) * | 1981-06-30 | 1983-01-10 | セントラル硝子株式会社 | 複輪タイヤにおける泥付着防止具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414560A (en) | Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region | |
| US4298881A (en) | Semiconductor device with double moat and double channel stoppers | |
| JP2007157799A (ja) | 半導体装置 | |
| JPS6011815B2 (ja) | サイリスタ | |
| US3996601A (en) | Shorting structure for multilayer semiconductor switching devices | |
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| JP4532536B2 (ja) | 半導体装置 | |
| JP6854598B2 (ja) | 半導体装置 | |
| US4021837A (en) | Symmetrical semiconductor switch having carrier lifetime degrading structure | |
| JPS63207178A (ja) | プレ−ナ型高耐圧サイリスタ | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JP2001237437A (ja) | 半導体装置 | |
| JP7517206B2 (ja) | 電界効果トランジスタ | |
| JP3198757B2 (ja) | 静電誘導サイリスタ | |
| JP2839595B2 (ja) | 絶縁ゲート付きｇｔｏサイリスタ | |
| JP3106844B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP2021093556A (ja) | Ｒｃ−ｉｇｂｔ半導体装置 | |
| JPH0680817B2 (ja) | 半導体装置 | |
| JP3149483B2 (ja) | プレーナ型半導体整流素子 | |
| JP2825303B2 (ja) | 絶縁ゲート付きｇｔｏサイリスタの製造方法 | |
| JPS63174369A (ja) | 半導体装置 | |
| JP2686125B2 (ja) | 静電誘導型スイッチング素子及びその製造方法 | |
| JP3007504B2 (ja) | 埋込構造を有する半導体素子用ガードリング構造 | |
| JPS63292675A (ja) | プレ−ナ型サイリスタ | |
| JPH05267649A (ja) | 電力用半導体素子 |