JPS63204842A - ヘツダ駆動パケツト交換機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術　（第４図〜第６図） 発明が解決しようとする問題点 問題点を解決するための手段　（第１図）作用 実施例 ｆｌ）　　実施例の構成　（第２図） （２）　　実施例の動作　（第３図） 発明の効果 〔概要〕 本発明はパケット交換機において、データパケットのル
ーチングとヘッダの書き替えの制御を行うパケットヘッ
ダ処理回路を回線非対応なハント形式としたことにより
、システムのパケット交換処理能力の向上とパケット交
換の高速化、トラヒックの輻輪に対するシステムの柔軟
性向上、およびトラヒック量具合いによるパケットヘッ
ダ処理回路の設置を可能にしたものである。

〔産業上の利用分野〕

本発明はヘッダ駆動パケット交換機に関する。

パケット交換による情報通信はデータ処理装置に対する
データ通信に好適なため、今後ますますその普及が予想
される。

〔従来の技術〕

従来のパケット交換方式を第４図〜第６図により説明す
る。

第４図は従来のパケット交換機のブロック図、第５図は
第４図におけるメモリ内に一度保持されるデータパケッ
ト、第６図は第４図におけるメモリ内に設けられたルー
チング交換テーブルを示す。

第４図において、５０は中央処理装置（ＣＰＵ）、５１
はメモリ、５２はメモリ５１に保持されたデータパケッ
ト、５３はルーチング変換テーブル、６１〜６３はパケ
ット端末、７１〜７６は加入者線あるいは回線を終端す
るラインユニット、＃８１〜＃８６は回線番号、９１〜
９３は局回線である。

第４図において、例えばパケット端末６１から送信され
たデータパケットには、第５図に示すパーチャル・コー
ル番号（ＶＣ）とデータが設定されており、このデータ
パケットは、ラインユニット７１経出で回線番号＃８１
が付加された形でＣＰＵ５０からメモリ５１内に、デー
タパケット５２として一旦蓄積される。

ＣＰＵ５０は、このようにメモリ５１に一時保持したデ
ータパケット５２から、その回線番号（＃ｉ、前記説明
では＃８１）とバーチャル・コール番号ＶＣから、第６
図に示す如く、ルーチング変換テーブル５３をインデッ
クスし、出回線番号（＃ｊ）と次バーチャル・コール番
号ＶＣを求め、データパケット５２に対しバーチャル・
コール番号の書き替えを行ってこの次バーチャル・コー
ル番号ＶＣを記入し回線番号を削除して、出回線番号（
＃ｊ）に対応した局回線例えば＃８６に対応したライン
ユニット７６にデータパケットを送出する。

このようにしてパケット端末６１から送信されたデータ
パケットがＣＰＵ５０、メモリ５１を経由して局回線５
３に転送され、パケット交換が実行される。

このようなパケット交換は、前記の如く、データパケッ
トを一旦メモリにＭ積し、ルーチング変換テーブルをイ
ンデックスし、出回線番号と次バーチャル・コール番号
を求め、データパケットのバーチャル・コール番号をこ
の次バーチャル・コール番号に書き替え、出回線番号の
局回線にこのデータパケットを出力するというルーチン
グ処理を行っていた。

このルーチング処理はＣＰＵがそのプログラムにもとづ
き実行するため、システムのパケット交換処理能力がＣ
ＰＵの処理能力により決定され、パケット交換処理能力
の向上や高速化が阻害されるという問題が存在する。

したがって、これを改善するためデータはパケット形式
で送り、通話路は回線交換というスイッチング形式で行
うというヘッダ駆動形パケット交換方式がある。

この方式による交換機に必要となる基本機能は入力した
パケットのヘッダを解読して送出先に出力するというル
ーチング処理機能と、選択された回線上でのバーチャル
・コール番号にヘッダを新しく書き替える機能が必要と
なる。

そして従来のこのようなヘッダ駆動形パケット交換機と
して、例えば１９８５年６月２１日発行の信学技報５Ｅ
８５−３Ｏｒデータ駆動形パケット交換方式」がある。

〔発明が解決しようとする問題点〕

ところで、従来のヘッダ駆動形バケット交換機では、パ
ケットが入力されたとき、そのヘッダを解読して新ヘッ
ダに書き替えるとともにその送出先を選択するスイッチ
部分への制御信号を送出するヘッダ処理回路が、交換機
の大回線対応にしか設けられていなかった。

そのため、特定の大回線に複数のパケットが連続的に伝
達されるような場合、先のパケットに対する処理が終了
しない限り次のパケットが処理されないので、このよう
な場合、あとのパケット処理がおくれるあるいはパケッ
トが廃棄されるという問題があった。

〔問題点を解決するための手段〕

前記問題点を解決するため、本発明では第１図に示す如
く、ユーザのパケット端末Ｕ１〜Ｕ６が接続された大回
線１１〜１６対応にＦｉＦｏ型のバッファを有する大回
線回路２１〜２６を配置し、これらの大回線回路２１〜
２６を空パケツトヘッダ処理回路捕捉部３に接続する。

４はパケットヘッダ処理回路（以下ＰＨという）４１〜
４３が設けられたＰＨプールであり、各ＰＨ４１〜４３
内には、４１について代表的に示したルーチング変換テ
ーブル６が設けられている。またＰＨ４１〜４３はルー
ト設定機構５に接続されており、このルート設定機構５
は例えば空間マトリクススイッチで構成され、出回線５
１〜５６と接続されている。

〔作用〕

例えばパケット端末Ｕｌ（又は相手局）よりのデータバ
ケッ１−ＤＰは回線対応のＦｉＦｏバフファを有する大
回線回路２１に蓄積される。このデータパケットＤＰは
、ユーザデータＤＴとバーチャル・コール番号ＶＣ（第
１図の例ではＶＣ＝ａ）から構成されており、これがＦ
ｉＦｏバ７ファ２１において入回線番号＃ｉ　（この例
では９ｉ−１１）が付加される。このデータパケットが
空ＰＨ捕捉部３に着信すると、これによりＰＨプール４
において回線非対応に設置されたＰＨ４１〜４３がら空
ＰＨ（この例ではＰＨ４２）が捕捉され、ＰＨ捕捉部３
における大回線回路２１と該ＰＨ４２間のクロスポイン
Ｉ−ＣＰ　１が閉成され、前記入回線番号＃１＝１１が
付加されたデータパケットがＰＨ４２に転送される。

このＰＨ４２では着信したデータパケットの入回線番号
と、バーチャル・コール番号により、該ＰＨ４２内のル
ーチング変換テーブル６をインデックスし、出回線番号
Ｒと次バーチャル・コール番号を求める。これにより出
回線番号Ｒ＝２、つまり２番目の出回線である出回線番
号５２と、次バーチャル・コール番号すがわかるので、
このＰＩ］４２ではバーチャル・コール番号をｖｃ−ｂ
と書き替え、またルート設定機構５における該出回線番
号５２とＰＨ４２間を接続するクロスポイントＣＰ２を
閉成させ、データパケットを送信する。

このようにして、従来のパケット交換方式にみられた、
ＣＰＵのソフトウェアの関与なく、ノ＼−ドウエア自律
によりパケット交換が達成される。

〔実施例〕

（１１実施例の構成 本発明の一実施例構成を第２図に示し、その動作を第３
図により説明する。

第２図において、第１図と同記号部は同一部分を示し、
１１．１２は大回線、２１．２２は大回線回路、４１．
４２はＰＨ，５ａ、５ｂは出回線回路、５１．５２は出
回線である。

大回線回路２１．２２は同様に構成され、入回線回路２
１に示す如く、ＰＨ４１，４２−・から空き状態信号を
受信するスキャン回路２１１、ＰＨ４１，４２−・−に
ハント要求を行う駆動回路２１２、入回線番号が記入さ
れる入回線番号メモリ２１３・大回線回路２１を総合制
御する制御回路２１４、大回線１１より入力されたデー
タを一時保持するバッファ２１５．２１６等を具備して
いる。

ＰＨ４１は入力されたデータパケットの送出先を選択す
るものであり、ＰＨ４１空き状態か塞がり状態かを出力
する駆動回路４１１、複数の大回線回路２１．２２−・
−から同時に処理要求が発生したときいずれを選択すべ
きかを決定する競合制御回路４１２、入力されたデータ
パケットをその入回線番号＃ｉとバーチャル・コール番
号ＶＣより、出回線番号と次バーチャル・コール番号Ｖ
Ｃを得るルーチング変換テーブル４１３と、出回線回路
５ａ、５ｂ・−に接続要求を行う駆動回路４１４と、出
回線回路５ａ、５ｂ−・より接続完了信号を受信する受
信回路４１５と、ＰＨ４１を総合的に制御する制御回路
４１６と、入回線回路群からのデ−夕伝送路から１回線
を接続可能にするゲートスイッチ４１７と、データパケ
ットを一時保持するバッファ４１８等を具備している。

ここでルーチング変換テーブル４１３は、第１図におけ
るルーチング変換テーブル６に対応し、またスキャン回
路２１１、駆動回路２１２、制御回路２１４等は第１図
における空ＰＨ捕捉部３に対応する。

ＰＨ４２も、ＰＨ４１と同様に構成されており、駆動回
路４２１、競合制御回路４２２、ルーチング変換テーブ
ル４２３、駆動回路４２４、受信回路４２５、制御回路
４２Ｇ、ゲートスイッチ４２７、バッファ４２８などを
具備している。なおルーチング変換テーブル４２３は前
記４１３等他０ものと共用するようにしてもよく、これ
を制御パケットで作成するとき同時に作成することもで
きる。

出回線回路５ａはＰ）（４１，４２−から伝達されたデ
ータパケットを出回線５１に送出するものであり、ＰＨ
４１，４２−・−の駆動回路４１４．４２４−から伝達
される出線接続要求を受信する終端回路５１１、接続完
了信号をＰ　Ｈ４１，４２−の受信回路４１５．４２５
−に出力する駆動回路５１２、出回線回路５ａを総合的
に制御する制御回路５１３、出回線５１をＰＨ４１，４
２−・−と選択的に接続するゲートスイ・７チ５１４、
ＰＨ４１，４２−・から終端回路５１１を経由して伝達
される接続要求を到着順にスタックするＦｉＦｏ形式の
ＰＨ要求スタックメモリ５１５　（メモリ内容はＰＨ番
号が記入されるもの）を具備している。またゲートスイ
ッチ５１４は、ゲート５１６．５１７．５１８．５１９
とそれを選択制御する駆動回路５１５を具備している。

なおＰＨ要求スタックメモＩ７５１５により前記出線要
求はＦｉＦｏ形式で処理されるので、出回線へのデータ
パケットの転送順番に逆転は生じない。

出回線回路５ｂも前記出回線回路５ａと同様に構成され
ており、出回線５２にデータパケットを送出するもので
ある。

（２）実施例の動作 第２図における本発明のパケット交換動作を第３図にお
けるフローチャートにより説明する。

■　第２図において、例えば入回線１１からのデータパ
ケットは、大回線回路２１内のバッファ２１５に蓄積さ
れ、蓄積完了とともに制御回路２１４の動作が開始され
る。制御回路２１４は次段のＰＨ群４Ｉ、４２−・の空
（ＯＦＦ）／塞がり（ＯＮ）表示とＰＨハント有効表示
（例えばＯＮのとき有効）制御線を終端したスキャン回
路２１１をスキャンし、空状態（ＯＦＦ＞のＰＨ４１を
決定し、駆動回路２１２により該ＰＨ４１に対してハン
ト要求（ＯＦＦ−ＯＮ）を行い、ＰＨハント待ちの状態
に遷移する。

■　これによりＰＨ４１の制御回路４１６は、大回線回
路２１．２２−・・からのハント要求制御線を終端する
競合制御回路４１２からの起動により制御が開始される
。ここで競合制御回路４１２は複数の大回線回路２１．
２２・−からの処理要求に対して競合整理を行ない、１
つの大回線回路（この例では２１）を決定する。これに
応じて制御回路４１６は、ゲートスイッチ４１７に対し
て大回線回路２１に対応したゲートを接続させ、大回線
回路２１内のバッファ２１５とＰＨ４１内のバッフ１４
１８間を接続する。また駆動回路４１１により、すべて
の大回線回路２１．２２−に、該ＰＨ４１が塞がり表示
（ＯＦＦ−ＯＮ）つまり使用中であることを示す表示を
行いまた選択された大回線回路２１にはＰＨハント有効
表示（ＯＦＦ−ＯＮ）を行いデータ待ち状態に遷移する
。

■　一方、ＰＨハント待ち状態にある制御回路２１４は
ハント要求を行ったＰＨ４１からのハント有効表示によ
り、ＰＨハン）ＯＫを確認し、バッフ１２１５内のデー
タパケットに対し入回線番号メモリ２１３に記入されて
いる入回線番号を付加し、ＰＨ４１内のバッファ４１８
にデータ転送を行う。それから入回線対応に配置されて
いる２面目の他のバッファ２１６にデータパケットが蓄
積されているかどうかを確認し、無い場合には空状態に
移行し、有る場合には前記動作の■に移行する。

■　データ待ちにあるＰ　Ｈ４１の制御回路４１６はバ
ッファ４１８へのデータパケット着信とともに動作を再
開し、ゲートスイッチ４１７のオープンを行った後に、
着デークパケット内の入回線番号とバーチャル・コール
番号よりルーチング変換テーブル４１３をインデックス
し、出回線番号と次バーチャル・コール番号を取り出し
、データパケットのバーチャル・コール番号の書き替え
と出回線番号に対応する出回線回路（この例では５ａ）
に対して駆動回路４１４により出線接続要求（ＯＦＦ−
ＯＮ）を行い、出回線回路接続待ちの状態に遷移する。

■　出回線回路５ａ内の制御回路５１３は、各ＰＨ４１
，４２からの出線接続要求の終端回路５１１からの出力
すなわち前記出線接続要求を到着順にスタックするＰＨ
スタックメモリ５１５を同期スキャンしており、接続要
求のあるＰＨを認識する。これによりこの例ではＰＨ４
１に対応するゲートスイッチ５１４のゲート５１６を接
続状態にクローズして、駆動回路５１２により、このＰ
）（４１に接続完了（ＯＦＦ−ＯＮ）を送信し、データ
転送待ちに遷移する。

■　ところで前記■の接続完了を受信したＰＨ４１の制
御回路４１６は動作を再開し、バッファ４１８からデー
タパケットをデータ伝送路へ送信し、終了とともに駆動
回路４１４により出回線回路５ａにデータ転送終了通知
（ＯＮ−ＯＦＦ）Ｌ、終了確認待ちの状態に遷移する。

なお前記データパケットは出回線回路５ａのゲートスイ
ッチ５１４を経由して出回線５１に転送される。

■　前記■のデータ転送終了通知により出回線回路５ａ
の制御回路５１３は動作を再開し、ゲートスイッチ５１
４のゲート５１６オーブンつまり断状態にしたあと、駆
動回路５１２により該ＰＨ４１に対して終了確認（ＯＮ
−ＯＦＦ）を送信後、前記■におけるＰＨ要求スキャン
動作に戻る。

■　一方、ＰＨ４１内の終了確認待ちにある制御回路４
１６は、前記■の終了確認信号により動作を再開し、す
べての入回線回路群２１．２２・・・に対して自分は空
状態であることを駆動回路４１１により通知（ＯＮ−Ｏ
ＦＦ）Ｌ、空状態に戻る。

以上のように、簡単な回路群により、パケット交換スイ
ッチが構成可能であり、高速なパケット交換とシステム
のパケット処理能力向上が達成される。なお、ＰＨＯ数
はトラヒック具合いで設定されるものであり、トラヒッ
ク量が小の場合には大回線数より少なく、大の場合には
大回線数よりも多く設定できる。

〔発明の効果〕

本発明によればデータパケットのルーチングとヘッダ書
き替えが、処理ネックとなるＣＰＵのソフト処理によら
ず完全にハードウェア自律で実行されるため、システム
のパケット交換処理遅延が少なくでき、高速なパケット
交換が可能になるとともに、パケット処理回路が回線非
対応に設置されるため、このパケット処理回路がバッフ
ァとなって特定ルートへのトラヒック輻轢、あるいは特
定ルートからのトラヒック幅輪に対して、システムの柔
軟性が向上するとともにトラヒック量具合いによりシス
テムとしてＯＰＨ数が決定されるため、システムとして
の最適化が可能である。勿論ＰＨ要求スタックで各ＰＨ
からの要求順に処理が行われるので、特定人回線に複数
のパケットが入力され異なるＰＨで処理される場合でも
、送出時にこの順序が逆転することはない。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３図は第２図の動作説明図、 第４図は従来のパケット交換方式の概略説明図、第５図
はデータパケット、 第６図はルーチング変換テーブルを示す。 １１〜１６−・−入回線 ２１〜２６・−入回線回路

Claims (1)

1. 【特許請求の範囲】 データパケットのヘッダに付加された回線番号、バーチ
   ャル・コール番号のルーチング情報によりデータパケッ
   トのルーチングと前記ヘッダの書き替えをハードウェア
   で行うヘッダ駆動パケット交換機において、 回線非対応に設けられ、データパケットのルーチングと
   ヘッダ書き替えを制御する複数のパケットヘッダ処理回
   路（４１、４２……）と、 複数のパケットヘッダ処理回路のうち空いているものを
   検出して接続する接続手段（３）を具備したことを特徴
   とするヘッダ駆動パケット交換機。