JPS63201719A - 補数発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 本発明の補数発生回路は、シリアル２進データを下位の
ビットからシリアルに流し、最初にＨレベルになったと
きから後のデータを反転させることにより、シリアル２
進データをシリアルのまま補数データに変換するもので
ある。

〔産業上の利用分野〕

本発明は、補数発生回路に関し、特にシリアル２進デー
タの補数発生回路に関する。

補数発生回路は特に減算を行うための符号変換器として
用いられるが、入力されるシリアル（直列）２進データ
をできるだけ簡易な回路構成で正確な補数データに変換
する必要がある。

〔従来の技術〕

第４図は従来の補数発生回路を示すもので、伝送路等か
ら来るシリアル２進データをまず直並列変換回路３１で
パラレルデータに変換し、このパラレルデータをインバ
ータ群３２の各インバータにかけてデータを反転させ、
このパラレルデータの最下位ビット（以下、ＬＳＢとい
う）に“′１”（Ｈレベル）を加えるために、加算器３
３で入力データＡ　ｌｌ＝　Ａ　ｏにＢ　ｌｌ””’　
Ｂ　Ｉが“０”でＬＳＢのＢｏが“１”の並列データ同
士を加算して符号変換を行う。更にシリアルデータに戻
すために、並直列変換回路３４でパラレルデータからシ
リアルデータを得、伝送路等に出力する。

このようにして得られた補数データを、入力された加数
データに加え合わせるとゼロになり、加数データの負数
が得られたことになる。

〔発明が解決しようとする問題点〕

従来の補数発生回路ではシリアルデータを符号変換する
前後でデータの直並列変換、及び並直列変換を行ってい
るため、回路構成が複雑になり、これに伴い符号の誤り
率も高くなるといった問題点があった。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図であり、１は最下位ビ
ットから最上位ビットに流すシリアル２進データが最初
にＨレベルになるまでブロック信号に応じてそのままＬ
レベルとし、その後のデータはＨレベルの信号を出力す
る反転信号発生回路であり、２はその反転信号によりシ
リアル２進データを反転して補数データを発生する符号
変換回路である。

〔作　　　用〕

第１図において、シリアル２進データは反転信号発生回
路ｌに入力され、最初にＨレベルのデータが来るまでは
Ｌレベル信号を出力し、Ｈレベルのデータが来てからは
、その後のデータは反転させるために使われる反転信号
としてＨレベル信号を出力する。反転信号はシリアル２
進データとともに符号変換回路２に入力されて、反転信
号発生後のシリアル２進データを反転させる。これによ
り、補数発生回路の入力データと出力データとが互いに
補数の関係になる。

〔実　施　例〕

第２図は本発明に係る補数発生回路の一実施例による回
路構成を示す図であり、第１図に示した反転信号発生回
路１はクロック信号ＣＬＫを反転するインバータ１１と
、このインバータ１１の出力とシリアル２進データとを
入力するアンドゲート１２と、Ｈレベル信号（“１”の
信号）を常時入力し、アンドゲート１２の出力をクロッ
ク信号とするＤ−フリップフロップ１３と、で構成され
ている。また、符号変換回路２はシリアル２進データと
Ｄ−フリップフロップ１３の出力とを入力する排他的論
理和ゲート２１と、このゲート２１の出力を入力し、ク
ロック信号により出力のタイミング調整を行うＤ−フリ
ップフロップ２２と、で構成されている。尚、リセット
信号はシリアル２進データの先頭毎に発生されてＤ−フ
リップフロップ１３をリセットするようになっている。

次に第２図の実施例の動作を第３図に示したタイムチャ
ート図により説明する。

まず、シリアル２進データはＬＳＢの方からＭＳＢ（最
上位ビット）の方へ向って入力するものとし、Ｌレベル
（“Ｏ″）が続くうちはアンドゲート１２はイネーブル
にならず、従ってＤ−フリップフロップ１３の端子Ｑの
出力ＡもＬレベルのままであり、ゲート２１及びＤ−フ
リップフロップ２２からもＬレベル信号が出力される。

その後、シリアル２進データが初めてＨレベルになると
、アンドゲート１２はクロック信号の反転信号（第３図
のクロック信号を反転させたもの）によりＨレベルの出
力信号を発生してＤ−フリップフロップ１３のクロック
信号として与える。これにより出力信号ＡはＨレベル出
力信号となる。

出力信号ＡがＨレベルになったことにより排他的論理和
ゲート２１は以後のシリアル２進データの論理値を反転
させるように不一致検出動作を行う。そしてゲート２１
の出力はＤ−フリップフロップ２２で遅延されタイミン
グ調整されて入力データの補数データとして出力される
。

〔発明の効果〕

このように、本発明に係る補数発生回路は、シリアル２
進データのまま、符号変換して補数を発生するように構
成したので、余分な変換動作を必要とせず、従って簡易
な回路構成で済み、符号の誤り率も低くできるという効
果が得られる。

【図面の簡単な説明】

第１図は本発明に係る補数発生回路の原理ブロック図、 第２図は本発明の一実施例を示す回路図、第３図は第２
図の回路における動作タイムチャート図、 第４図は従来の補数発生回路の回路図、である。 第１図及び第２図において、 １は反転ｉ号発生回路、 ２は符号変換回路、 １１はインバータ、 １２はアンドゲート、 １３．２２はＤ−フリップフロップ、 ２１は排他的論理和ゲート、をそれぞれ示している。 尚、図中、同一符号は同−又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）最下位ビットから最上位ビットに流すシリアル２
   進データが最初にＨレベルになるまでクロック信号に応
   じてそのままＬレベルとし、その後のデータはＨレベル
   の信号を出力する反転信号発生回路（１）と、 該反転信号により前記シリアル２進データを反転して補
   数データを発生する符号変換回路（２）と、を備えたこ
   とを特徴とする補数発生回路。
2. （２）前記反転信号発生回路（１）が、前記クロック信
   号を反転するインバータ（１１）と、該インバータの出
   力と前記シリアル２進データとを入力するアンドゲート
   （１２）と、Ｈレベル信号を常時入力し前記アンドゲー
   ト（１２）の出力をクロックとするＤ−フリップフロッ
   プ（１３）と、で構成されている特許請求の範囲第１項
   に記載の補数発生回路。
3. （３）前記符号変換回路（２）が、前記Ｄ−フリップフ
   ロップ（１３）の出力と前記シリアル２進データとを入
   力する排他的論理和ゲート（２１）と、該排他的論理和
   ゲート（３１）を入力とし前記クロック信号によりタイ
   ミング調整を行うＤ−フリップフロップ（２２）と、で
   構成されている特許請求の範囲第２項記載の補数発生回
   路。