JPS63197138A - デ−タ通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は各子局のデータ送信部のメモリ内容を巡回的に
更新し、その内容を主局のデータ受信部に送信するデー
タ通信装置に関する。

［従来の技術］ 従来、第４図に示すような主局が多くの子局を相手にｎ
ｕｎの通信を実施するファームウェアプロトコル（手順
）の形態に、第５図に示すような子局のメモリ内容を巡
回的に更新し、その内容を主局に伝送する形式を採用し
たものがある。すなわち、第５図において、子局ｉｔ、
　１２・・・１ｎは各々自局に割付けられた２ボ一トＲ
ＡＭ領域（送信部）に巡回的にデータを書込む。このデ
ータは、伝送路２を通して主局１の２ボ一トＲＡＭ領域
（受信部）へ伝送される。主局１のアプリケーションプ
ログラムは、各子局１１．１２．　１ｎからのデータを
自局の２ボ一トＲＡＭ領域の内容を全て読込むことで受
信を行う。

［発明が解決しようとする問題点１ 上述の従来のデータ通信装置では、各子局１１゜１２・
・・１ｎの循環データを集約する主局１は、２ボ−トＲ
ＡＭ領域を全て巡回させて読込むことになる。このため
、このデータ受信部が主局１側のコンピータの大きな負
荷となり、全体の機能に悪影響を与えるという欠点があ
った。

これを解決するために、主局１のコンピュータの動作特
性の向上を図れば、主局１のコンピュータ価格にも影響
する。また、子局の数によっては、動作特性の向上では
対処不可能となる場合がある。

したがって本発明においては、主局側の受信処理の負荷
を軽減させ、全体の性能を向上させることのできるデー
タ通信装置を提供することを技術的課題とする。

［問題点を解決するための手段］ 上記従来の問題点を解決する本発明のデータ通信装置は
、各子局のデータ送信部のメモリ内容を巡回的に更新し
、その内容を主局のデータ受信部に送信するデータ通信
装置において、前記主局の各データ受信部及び前記子局
のデータ送信部をそれぞれアナログデータ部とスティタ
ス部に分割し、前記各スティタス部の先頭アドレスに状
態変化ビットを付加すると共に、前記子局のスティタス
部における状態変化のチェックを実施し、その状態変化
の有無をそのスティタス部の先頭アドレスにセットする
第１の処理回路を設け、かつ前記主局の前記スティタス
部の先頭アドレスを見て、このスティタス部の状態変化
が有の場合のみデータ読込みを実行する第２の処理回路
を設けたことを要旨とする。

［作用］ 上記構成において、各子局では、スティタス部の状態変
化のチェックを実施し、その状態変化の有無をスティタ
ス部の先頭アドレスにセットする。

主局では、受信領域のスティタス部の先頭を見て、この
スティタス部の状態変化が有の場合のみスティタスデー
タの読込みを実行する。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例に係るデータ通信装置の構成
を示すブロック図であり、図中、２１は主局、３１．３
２．・・・３ｎは子局である。各子局３１．３２゜・・
・３ｎの２ボ一トＲＡＭ領域（送信部）はそれぞれアナ
ログデータ部４０とスティタス部４１とに分割し、ステ
ィタス部４１の先頭アドレスに状態変化ビット４２を付
加しである。一方、主局１側もこれに対応して各２ボ一
トＲＡＭ領域（受信部）をそれぞれアナログデータ部４
３とスティタス部４４とに分割し、スティタス部４４の
先頭アドレスに状態変化ビット４５を付加しである。各
子局３１．３２．・・・３ｎはそれぞれ伝送路２２を通
じて主局２１ヘデータの送信を行う。

次に、上記データ通信装置の動作を第２図及び第３図の
フローチャートを参照して説明する。先ず、第２図に示
すように、各子局３１．３２．・・・３ｎの各２ボ一ト
ＲＡＭ領域のアナログデータ部４０にアナログデータを
巡回的に更新させてセットする。

さらに、送信するためのスティタスデータを編集した後
、現在の２ボ一トＲＡＭ領域のスティタス部４１の送信
部データと比較しく排他的論理和をとる）、内容に変化
があれば、スティタス部４１の先頭アドレスの状態変化
ビット４２をセットすると同時に、スティタス部４，１
の内容を更新する（ステップ８１〜Ｓｓ　）。逆に、内
容に変化がなければ、状態変化ビット４２をリセットす
る（ステップＳ７）。

各子局３１．３２．・・・３ｎからのデータを受信して
割込みを受けた主局２１のデータ受信処理回路は、第３
図に示すように、先ず２ボ一トＲＡＭ領域（受信部）の
アナログデータ部４３の内容を読込む（ステップＳ１．
８２　＞。次に、状態変化ビット４５を読取り、本ビッ
トがオンであれば、スティタス部４４のデータを読込み
、自己のメモリ内容を更新する（ステップ８３　、８４
　）。状態変化ビット４５がオフであれば、次の子局か
らの送信データに対し、同様のことを繰返す（ステップ
Ｓ３　、　Ｓｔ〜８４）。

［発明の効果］ 以上のように本発明のデータ通信装置では、受信領域を
アナログデータ部とスティタス部に分割して、スティタ
ス部に状態変化ビットを付加し、各子局からのスティタ
スデータのうち状態変化の発生しているもののみ読込み
（受信）を実行する。

ようにしたので、受信処理の負荷を大きく軽減すること
ができ、このため主局側のコンピュータに適正な規模及
び価格のものを採用することができる。さらに、子局数
の多い通信システムにおいて、主局コンピュータ側での
巡回データの実質受信効率を大幅に改善することができ
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデータ通信装置の構成
を示す図、第２図は第１図のＶｔ＠の子局側の巡回デー
タ送信処理の動作を示すフローチャート、第３図は同じ
く主局側の巡回データ受信処理の動作を示すフローチャ
ート、第４図はｎ：ｎ通信の構成を示す図、第５図は従
来のデータ通信装置の構成を示す図である。 ２１・・・主局、２２・・・伝送路、３１．３２．　３
ｎ・・・子局、４０、４３・・・アナログデータ部、４
１．４４・・・スティタス部、４２．４５・・・状態変
化ビット。 第２図

Claims (1)

【特許請求の範囲】
1. 各子局のデータ送信部のメモリ内容を巡回的に更新し、
   その内容を主局のデータ受信部に送信するデータ通信装
   置において、前記主局の各データ受信部及び前記子局の
   データ送信部をそれぞれアナログデータ部とステイタス
   部に分割し、前記各ステイタス部の先頭アドレスに状態
   変化ビットを付加すると共に、前記子局のステイタス部
   における状態変化のチェックを実施し、その状態変化の
   有無をそのステイタス部の先頭アドレスにセットする第
   １の処理回路を設け、かつ前記主局の前記ステイタス部
   の先頭アドレスを見て、このステイタス部の状態変化が
   有の場合のみデータ読込みを実行する第２の処理回路を
   設けたことを特徴とするデータ通信装置。