JPS63193552A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS63193552A
JPS63193552A JP62026565A JP2656587A JPS63193552A JP S63193552 A JPS63193552 A JP S63193552A JP 62026565 A JP62026565 A JP 62026565A JP 2656587 A JP2656587 A JP 2656587A JP S63193552 A JPS63193552 A JP S63193552A
Authority
JP
Japan
Prior art keywords
foil layer
copper
plating
bonding surface
metal piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62026565A
Other languages
English (en)
Inventor
Shuichi Osaka
大坂 修一
Takao Tokunaga
徳永 孝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62026565A priority Critical patent/JPS63193552A/ja
Publication of JPS63193552A publication Critical patent/JPS63193552A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、銅系の合金材料を素材とするリードフレーム
に関する。
〔従来の技術〕
従来、この種のリードフレームは第2図に示すように構
成されている。これを同図および第3図に基づいて概略
説明すると、同図において、符号1で示すものは銅系の
合金材料(Cu −2%Sn−〇、2%N i )を素
材とする金属片で、半導体チップ2を接合するチップ接
合面3aを有するダイパッド3と、このグイバンド3上
のチップ接合面3aにAu等のワイヤ4によって接続さ
れたワイヤ接合面5aを有するインナリード5とからな
り、その全表面上にはニッケルによってめっき層6が形
成されている。この金属片1のめっき層6上には前記ワ
イヤ4との接合性を考慮して金あるいは銀等の貴金属に
よってめっき層7が形成されている。また、8は前記グ
イバッド3上に前記半導体チップ2を接合する接着剤で
ある。なお、符号Aは前記半導体チップ2を樹脂封止す
るパッケージである。
〔発明が解決しようとする問題点〕
ところで、この種のリードフレームにおいては、金属片
1の酸化を防止することから、またワイヤ4の接合性を
考慮して、2種の金属すなわちニッケル(Ni)、金(
Au)によってめっき処理が施されているため、2回の
めっき処理を必要とし、フレーム製造コストが嵩むとい
う問題があった。
本発明はこのような事情に鑑みなされたもので、めっき
処理を簡単に行うことができ、ちりでフレーム製造コス
トの低廉化を図ることができるリードフレームを提供す
るものである。
〔問題点を解決するための手段〕
本発明に係るリードフレームは、銅系の合金材料を素材
とする金属片のワイヤ接合面に銅箔層を形成し、この銅
箔層は99%の純度をもち、かつ厚さが500Å以上の
寸法に設定されているものである。
〔作 用〕
本発明においては、金属片のワイヤ接合面におけるめっ
き処理を1回で済ませることができる。
〔実施例〕
第1図は本発明に係るリードフレームの要部を示す断面
図で、同図において第2図および第3図と同一の部材に
ついては同一の符号を付し、詳細な説明は省略する。同
図において、符号11で示すものは1i4(Cu)から
なるめっき箔層で、硫酸銅系のめっき浴を使用すること
により、前記インナリード5のワイヤ接合面5aに形成
されている。
このめっき箔層11は、99%の純度をもち、かつ厚さ
が500Å以上の寸法に設定されている。
このように構成されたリードフレームにおいては、イン
ナリード5上にl1il(Cu)からなるめっき箔層1
1しか形成されておらず、すなわちめっき処理は1回し
か施されておらず、このため金属片1のインナリード5
におけるめっき処理を1回で済ませることができる。
因に、本実施例においては、めっき箔層11によってワ
イヤ接合面5aの酸化を防止することができるばかりか
、ワイヤボンディング工程でAuのワイヤ4を使用して
も、ワイヤ4をインナリード5のワイヤ接合面5aに十
分に食い込ませることができると共に、ワイヤ4の切り
離しを円滑に行うことができることは勿論である。
なお、本実施例においては、インナリード5のワイヤ接
合面5aにのみめっき箔層11を形成するものを示した
が、本発明はこれに限定されるものではなく、インナリ
ード5のワイヤ接合面5aのみならずダイパッド3のチ
ップ接合面3aにもめっき箔層11を形成してもよく、
また金属片1の全表面に亘りめっき箔層11を形成して
も何等差し支えない。
〔発明の効果〕
以上説明したように本発明によれば、銅系の合金材料を
素材とする金属片のワイヤ接合面に銅箔層を形成し、こ
の銅箔層は99%の純度をもち、かつ厚さが500Å以
上の寸法に設定されているので、金属片のワイヤ接合面
におけるめっき処理を1回で済ませることができ、フレ
ーム製造コストの低廉化を図ることができる。
【図面の簡単な説明】
第1図は本発明に係るリードフレームの要部を示す断面
図、第2図は従来のリードフレームの要部を示す断面図
、第3図はその使用例を示す断面図である。 1・・・・金属片、2・・・・半導体チップ、3・・・
・ダイパッド、3a・・・・チップ接合面、4・・・・
ワイヤ、5・・・・インナリード、5a・・・・ワイヤ
接合面、11・・・・めっき箔層。

Claims (1)

    【特許請求の範囲】
  1. 半導体チップを接合するダイパッドおよびワイヤによっ
    てダイパッド上の半導体チップに接続するリードを有し
    銅系の合金材料を素材とする金属片からなり、この金属
    片のワイヤ接合面に銅箔層を形成し、この銅箔層は99
    %の純度をもち、かつ厚さが500Å以上の寸法に設定
    されていることを特徴とするリードフレーム。
JP62026565A 1987-02-06 1987-02-06 リ−ドフレ−ム Pending JPS63193552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62026565A JPS63193552A (ja) 1987-02-06 1987-02-06 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62026565A JPS63193552A (ja) 1987-02-06 1987-02-06 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS63193552A true JPS63193552A (ja) 1988-08-10

Family

ID=12197062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62026565A Pending JPS63193552A (ja) 1987-02-06 1987-02-06 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS63193552A (ja)

Similar Documents

Publication Publication Date Title
US9059185B2 (en) Copper leadframe finish for copper wire bonding
JP2003297995A (ja) エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム
US20080098594A1 (en) Leadframes for Improved Moisture Reliability of Semiconductor Devices
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS63193552A (ja) リ−ドフレ−ム
JPH0141028B2 (ja)
JPS5727050A (en) Lead frame and semiconductor device using said lead frame
JP2002064173A (ja) 半導体の外形の小さなノーリード・リードフレームの予備めっき
JPS62287657A (ja) 半導体装置
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPH03149865A (ja) リードフレーム
JPH01187958A (ja) リードフレーム
JPH0222850A (ja) 半導体装置用のリードフレーム
JPH0449261B2 (ja)
JPH01117052A (ja) Icリードフレーム
JPH04155949A (ja) 樹脂封止型半導体装置
JPS63104457A (ja) リ−ドフレ−ム
JPS61135131A (ja) 樹脂封止型半導体装置
JPS62105457A (ja) 半導体装置
JPS61278158A (ja) 半導体装置用リ−ドフレ−ム
JPS62213269A (ja) 半導体用リ−ドフレ−ム
JPH0284744A (ja) 半導体装置の製造方法
JPS5867053A (ja) リ−ドフレ−ム
JPS63202944A (ja) リ−ドフレ−ム
JPS63133537A (ja) 半導体装置の製造方法