JPS61278158A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS61278158A JPS61278158A JP12026285A JP12026285A JPS61278158A JP S61278158 A JPS61278158 A JP S61278158A JP 12026285 A JP12026285 A JP 12026285A JP 12026285 A JP12026285 A JP 12026285A JP S61278158 A JPS61278158 A JP S61278158A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- thickness
- lead frame
- bonding
- bed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置のアセンブリーに用いるリードフレ
ームに関し、特にその表面処理に要するコストの低減に
係る。
ームに関し、特にその表面処理に要するコストの低減に
係る。
樹脂封止型半導体装置等の組立てには、第３図および第
４図に示すリードフレームが従来広く用いられている。
４図に示すリードフレームが従来広く用いられている。
図示のように、リードフレームは半導体チップをマウン
トするベッド部と、該ベッド部を取囲むようにして先端
を配置した所定のリードパターンとを有している。そし
て、従来のリードフレームではベッド部およびリードパ
ターンの先端部分に、ダイボンディング及びワイヤボン
ディングのための貴金属（通常は金または銀）メッキ２
が施されている。即ち、ＩＣ等のシリコンチップをベッ
ド部上にマウントする際、例えばＡＵ／Ｓ ｉ共晶法に
よりダイボンディングするときには金メッキが必要とさ
れ、また銀／エポキシ系等の導電性ベーストで接着する
ときには銀メッキが必要とされる。
トするベッド部と、該ベッド部を取囲むようにして先端
を配置した所定のリードパターンとを有している。そし
て、従来のリードフレームではベッド部およびリードパ
ターンの先端部分に、ダイボンディング及びワイヤボン
ディングのための貴金属（通常は金または銀）メッキ２
が施されている。即ち、ＩＣ等のシリコンチップをベッ
ド部上にマウントする際、例えばＡＵ／Ｓ ｉ共晶法に
よりダイボンディングするときには金メッキが必要とさ
れ、また銀／エポキシ系等の導電性ベーストで接着する
ときには銀メッキが必要とされる。
他方、リード先端部表面の金メッキ層または銀メッキ層
２によってワイヤボンディング性は著しく向上する。
２によってワイヤボンディング性は著しく向上する。
なお、従来のリードフレーム１では、ベッド部の表面お
よびリードパターン表面には等膜厚の貴金属メッキ層２
が施されている。
よびリードパターン表面には等膜厚の貴金属メッキ層２
が施されている。
〔背景技術の問題点）
上記のように、従来のリードフレームでは必要な部分に
のみ貴金属メッキを施すようにしてコストの低減を図っ
ているが、それでも貴金属価格の高騰はリードフレーム
のコストに著しく影響を及ぼしている。従って、貴金属
の無駄をなくし、その使用量を可能な限り減少すること
が要求される。
のみ貴金属メッキを施すようにしてコストの低減を図っ
ているが、それでも貴金属価格の高騰はリードフレーム
のコストに著しく影響を及ぼしている。従って、貴金属
の無駄をなくし、その使用量を可能な限り減少すること
が要求される。
この観点から上記従来のリードフレームを検討すると、
次のような問題がある。
次のような問題がある。
従来のリードフレームではベッド部およびリード先端部
に膜厚の等しいメッキ２を施しているが、ダイボンディ
ングに必要とされる膜厚とワイヤボンディングに必要と
される膜厚は夫々異なる。即ち、ワイヤボンディングに
必要とされるメッキ厚さは、作業マージンをみてもＡｕ
メッキで０．１〜０．５μ、ＡＱメッキでも２〜３μあ
ればよい。これに対し、ダイボンディングに必要なメッ
キ２の厚さは、ＡＵ共晶法では１．０〜１．５μであり
、その他の方法（例えば導電性接着剤による場合）では
ＡＵ、ＡＱメッキ共にワイヤボンディング部分並の厚さ
があれば足りる。このように、ワイヤボンディング部分
における貴金属メッキ厚は、共晶用Ａｕの１１０〜１５
でよい。
に膜厚の等しいメッキ２を施しているが、ダイボンディ
ングに必要とされる膜厚とワイヤボンディングに必要と
される膜厚は夫々異なる。即ち、ワイヤボンディングに
必要とされるメッキ厚さは、作業マージンをみてもＡｕ
メッキで０．１〜０．５μ、ＡＱメッキでも２〜３μあ
ればよい。これに対し、ダイボンディングに必要なメッ
キ２の厚さは、ＡＵ共晶法では１．０〜１．５μであり
、その他の方法（例えば導電性接着剤による場合）では
ＡＵ、ＡＱメッキ共にワイヤボンディング部分並の厚さ
があれば足りる。このように、ワイヤボンディング部分
における貴金属メッキ厚は、共晶用Ａｕの１１０〜１５
でよい。
ところが、従来のリードフレームにおけるメッキ使用は
ダイボンディングまたはワイヤボンディングの何れか一
方の機能に合せて決めており、例えばＡｕ／Ｓ Ｉ共晶
法でダイボンディングするものではワイヤボンディング
部分に対しても共晶法に必要な膜厚のＡｕメッキを施し
ている。従って、この場合にはワイヤボンディング部分
に必要以上の貴金属を使用しており、ダイボンディング
部分よりもワイヤボンディング部分の方がメッキ面積が
大きいことを考慮すれば、かなりの嚢の貴金属を無駄に
していることになる。
ダイボンディングまたはワイヤボンディングの何れか一
方の機能に合せて決めており、例えばＡｕ／Ｓ Ｉ共晶
法でダイボンディングするものではワイヤボンディング
部分に対しても共晶法に必要な膜厚のＡｕメッキを施し
ている。従って、この場合にはワイヤボンディング部分
に必要以上の貴金属を使用しており、ダイボンディング
部分よりもワイヤボンディング部分の方がメッキ面積が
大きいことを考慮すれば、かなりの嚢の貴金属を無駄に
していることになる。
このため、従来のリードフレームはコストが轟くなり、
且つ貴金属の価格変動による影響が著しく大きいという
問題があった。
且つ貴金属の価格変動による影響が著しく大きいという
問題があった。
本発明は上記事情に鑑みてなされたもので、貴金属使用
量を節減することにって貴金属価格の変動による影響が
少ない、低価格の半導体装置用リードフレームを提供し
ようとするものである。
量を節減することにって貴金属価格の変動による影響が
少ない、低価格の半導体装置用リードフレームを提供し
ようとするものである。
本発明による半導体装置用リードフレームは、半導体チ
ップがダイボンディングされるベッド部と、該ベッド部
の周囲を取囲んで先端を配置されたリードパターンとを
具備し、前記ベッド部表面には半導体チップのダイボン
ディングに必要な膜厚の貴金属メッキを施すと共に、前
記リードパターンの先端部表面にはワイヤボンディング
に必要な膜厚で且つ前記ベッド部表面のメッキ膜厚とは
異なる厚さの貴金属メッキを施したことを特徴とするも
のである。
ップがダイボンディングされるベッド部と、該ベッド部
の周囲を取囲んで先端を配置されたリードパターンとを
具備し、前記ベッド部表面には半導体チップのダイボン
ディングに必要な膜厚の貴金属メッキを施すと共に、前
記リードパターンの先端部表面にはワイヤボンディング
に必要な膜厚で且つ前記ベッド部表面のメッキ膜厚とは
異なる厚さの貴金属メッキを施したことを特徴とするも
のである。
上記の構成によれば、特にＡｕ／Ｓ ｉ共晶法を用いる
リードフレームの場合、例えばベッド部表面には膜厚１
．０〜１．５μの金メッキを施す一方、リードパターン
先端部表面には膜厚０．１〜０．５μの金メッキを施す
ようにし、ダイボンディング及びワイヤボンディングの
必要性を満たすと共に、ＡＵ使用量を節減することがで
きる。
リードフレームの場合、例えばベッド部表面には膜厚１
．０〜１．５μの金メッキを施す一方、リードパターン
先端部表面には膜厚０．１〜０．５μの金メッキを施す
ようにし、ダイボンディング及びワイヤボンディングの
必要性を満たすと共に、ＡＵ使用量を節減することがで
きる。
また、本発明は銀メッキを用いる場合にも適用すること
ができる。但し、この場合にはダイボンディングに通常
は銀／エポキシ樹脂系等の導電性接着剤を用いるから、
ベッド部表面のメッキ層の方がボンディングポスト部分
のメッキ層よりも薄くなる。
ができる。但し、この場合にはダイボンディングに通常
は銀／エポキシ樹脂系等の導電性接着剤を用いるから、
ベッド部表面のメッキ層の方がボンディングポスト部分
のメッキ層よりも薄くなる。
第１図は本発明の一実施例になる半導体装置用リードフ
レームを示す平面図であり、第２図は第１図ＩＩ−ＩＩ
線に沿う断面図である。これらの図において、１はＦｅ
／Ｎｉ系合金を材料とした１６ビンＤＩＲ＜デュアル・
イン・リード・パッケージ）用のリードフレームで、図
示のようにベッド部および所定のリードパターンが形成
されている。ワイヤボンディングが行なわれる各リード
パターンの先端部表面（ボンディングポスト）には、膜
厚０゜２μの金メッキ層３・・・が形成されている。ま
た、ＩＣチップがマウントされるベッド部表面には膜厚
１．５μの金メッキ層４が形成されている。なお、金メ
ッキ層３．４の形成は二段階メッキで行ない、第一段の
メッキでボンディングポスト部分に膜厚０．２μのメッ
キ３を施した後、第二段のメッキでベッド部表面に膜厚
１．５μの金メッキ４を施した。
レームを示す平面図であり、第２図は第１図ＩＩ−ＩＩ
線に沿う断面図である。これらの図において、１はＦｅ
／Ｎｉ系合金を材料とした１６ビンＤＩＲ＜デュアル・
イン・リード・パッケージ）用のリードフレームで、図
示のようにベッド部および所定のリードパターンが形成
されている。ワイヤボンディングが行なわれる各リード
パターンの先端部表面（ボンディングポスト）には、膜
厚０゜２μの金メッキ層３・・・が形成されている。ま
た、ＩＣチップがマウントされるベッド部表面には膜厚
１．５μの金メッキ層４が形成されている。なお、金メ
ッキ層３．４の形成は二段階メッキで行ない、第一段の
メッキでボンディングポスト部分に膜厚０．２μのメッ
キ３を施した後、第二段のメッキでベッド部表面に膜厚
１．５μの金メッキ４を施した。
上記実施例のリードフレームでは、メッキ層３゜４の膜
厚を何れも１．５μとした従来例に較べて金の使用量を
約１２に節減することができる。また、このリードフレ
ームを用いて実際にＤＩＰタイプの半導体装置を組立て
たところ、同等支障なく組立てを完了することができた
。且つ、その場合のワイヤボンディング強度は従来のリ
ードフレームを用いた場合に比較して同等遜色なく、製
品の信頼性評価にも問題はなかった。
厚を何れも１．５μとした従来例に較べて金の使用量を
約１２に節減することができる。また、このリードフレ
ームを用いて実際にＤＩＰタイプの半導体装置を組立て
たところ、同等支障なく組立てを完了することができた
。且つ、その場合のワイヤボンディング強度は従来のリ
ードフレームを用いた場合に比較して同等遜色なく、製
品の信頼性評価にも問題はなかった。
次に、本発明の他の実施例として、２８ビンＤＩＰ用リ
ードフレームについて本発明を適用した。
ードフレームについて本発明を適用した。
但し、この実施例ではベッド部表面における金メッキ層
３の膜厚を１．０μ、ボンディングポスト部分における
金メッキ層４の膜厚を０．１μとした。
３の膜厚を１．０μ、ボンディングポスト部分における
金メッキ層４の膜厚を０．１μとした。
この実施例でも、半導体装置の組立てに同等問題は生じ
なかった。
なかった。
更に、今度はメッキ材料とした銀を用いた別の実施例に
ついて説明する。
ついて説明する。
この実施例ではＦｅ／Ｎｉ系合金を材料とした４２ビン
ＤＩＰ用リードフレームに対し、上記の実施例と同様の
二段階メッキ法を用いてベッド部およびボンディングポ
スト部の表面に銀メッキを施した。但し、この場合のメ
ッキ層の膜厚はベッド部表面が１μ、ボンディングポス
ト表面が３μで、上記の実施例とは逆にベッド部表面の
方が薄くなっている。この実施例のリードフレームでは
ＩＣチップのダイボンディングにＡＵ共晶法を用いず、
銀／エポキシ系の導電性ペーストによる接着法を用いる
からである。
ＤＩＰ用リードフレームに対し、上記の実施例と同様の
二段階メッキ法を用いてベッド部およびボンディングポ
スト部の表面に銀メッキを施した。但し、この場合のメ
ッキ層の膜厚はベッド部表面が１μ、ボンディングポス
ト表面が３μで、上記の実施例とは逆にベッド部表面の
方が薄くなっている。この実施例のリードフレームでは
ＩＣチップのダイボンディングにＡＵ共晶法を用いず、
銀／エポキシ系の導電性ペーストによる接着法を用いる
からである。
この銀メッキによる実施例の場合にも、ベッド部および
ボンディングポスト部の両方に膜厚３μの銀メッキを施
していた従来例に比較すれば、銀の使用量を顕著に低減
することができる。また、前記導電性ペーストによるダ
イボンディング及びＡＵ細線によるワイヤボンディング
を行なって半導体装置の組立てを行なったところ、同等
支障なく組立てることができ、また製品の信頼性評価で
も問題はなかった。
ボンディングポスト部の両方に膜厚３μの銀メッキを施
していた従来例に比較すれば、銀の使用量を顕著に低減
することができる。また、前記導電性ペーストによるダ
イボンディング及びＡＵ細線によるワイヤボンディング
を行なって半導体装置の組立てを行なったところ、同等
支障なく組立てることができ、また製品の信頼性評価で
も問題はなかった。
以上詳述したように、本発明のリードフレームによれば
半導体装置のアセンブリーに同等支障をきたすことなく
貴金属の使用量を節減し、コストの低減を図ると共に、
貴金属高騰の影響も小さくできる等、顕著な効果が得ら
れるものである。
半導体装置のアセンブリーに同等支障をきたすことなく
貴金属の使用量を節減し、コストの低減を図ると共に、
貴金属高騰の影響も小さくできる等、顕著な効果が得ら
れるものである。
第１図は本発明の一実施例になる半導体装置用リードフ
レームの平面図であり、第２図はその断面図、第３図は
従来の半導体装置用リードフレームの平面図であり、第
４図はその断面図である。 １・・・リードフレーム、２．３．４・・・金メッキ層
出願人代理人 弁理士 鈴江武彦 、１ｉ１１ｖＩＪ ＃Ｉ ３図
レームの平面図であり、第２図はその断面図、第３図は
従来の半導体装置用リードフレームの平面図であり、第
４図はその断面図である。 １・・・リードフレーム、２．３．４・・・金メッキ層
出願人代理人 弁理士 鈴江武彦 、１ｉ１１ｖＩＪ ＃Ｉ ３図
Claims (4)
- （１）半導体チップがダイボンディングされるベッド部
と、該ベッド部の周囲を取囲んで先端を配置されたリー
ドパターンとを具備し、前記ベッド部表面には半導体チ
ップのダイボンディングに必要な膜厚の貴金属メッキを
施すと共に、前記リードパターンの先端部表面にはワイ
ヤボンディングに必要な膜厚で且つ前記ベッド部表面の
メッキ膜厚とは異なる厚さの貴金属メッキを施したこと
を特徴とする半導体装置装置用リードフレーム。 - （２）前記貴金属メッキとして金メッキを用い、前記リ
ードパターン先端部表面のメッキ厚さを前記ベッド部表
面のメッキ厚さよりも薄くしたことを特徴とする特許請
求の範囲第（１）項記載の半導体装置用リードフレーム
。 - （３）前記貴金属メッキとして銀メッキを用い、前記リ
ードパターン先端部表面のメッキ厚さを前記ベッド部表
面のメッキ厚さよりも厚くしたことを特徴とする特許請
求の範囲第（１）項記載の半導体装置用リードフレーム
。 - （４）前記ベッド部表面の金メッキ厚さを１．０〜１．
５μとし、前記リードパターン先端部表面の金メッキ厚
さを０．１〜０．５μとしたことを特徴とする特許請求
の範囲第（２）項記載の半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12026285A JPS61278158A (ja) | 1985-06-03 | 1985-06-03 | 半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12026285A JPS61278158A (ja) | 1985-06-03 | 1985-06-03 | 半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61278158A true JPS61278158A (ja) | 1986-12-09 |
Family
ID=14781853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12026285A Pending JPS61278158A (ja) | 1985-06-03 | 1985-06-03 | 半導体装置用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61278158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028154A (ja) * | 2006-07-21 | 2008-02-07 | Sumitomo Metal Mining Package Materials Co Ltd | 光半導体装置用リードフレーム |
-
1985
- 1985-06-03 JP JP12026285A patent/JPS61278158A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028154A (ja) * | 2006-07-21 | 2008-02-07 | Sumitomo Metal Mining Package Materials Co Ltd | 光半導体装置用リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384155A (en) | Silver spot/palladium plate lead frame finish | |
| US7268415B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JP3036498B2 (ja) | 半導体パッケージ | |
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JP2001127229A (ja) | リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置 | |
| JPS6236394B2 (ja) | ||
| JPS61278158A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0745778A (ja) | リードフレーム及び半導体装置 | |
| JPH03274755A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JPS5854507B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JPS63202948A (ja) | リ−ドフレ−ム | |
| JPS62287657A (ja) | 半導体装置 | |
| JPS6232622B2 (ja) | ||
| JPS61135131A (ja) | 樹脂封止型半導体装置 | |
| JPH04155949A (ja) | 樹脂封止型半導体装置 | |
| JPS5818947A (ja) | リ−ドフレ−ム | |
| JP2705983B2 (ja) | 半導体装置の製造方法 | |
| JPS638136Y2 (ja) | ||
| JPH02106061A (ja) | 半導体リードフレームのテーピング方法 | |
| JPS62213269A (ja) | 半導体用リ−ドフレ−ム | |
| JPH03116745A (ja) | 樹脂封止型半導体装置 | |
| JPS61128551A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH05190727A (ja) | 集積回路用リードフレーム |