JPS62213269A - 半導体用リ−ドフレ−ム - Google Patents

半導体用リ−ドフレ−ム

Info

Publication number
JPS62213269A
JPS62213269A JP61056475A JP5647586A JPS62213269A JP S62213269 A JPS62213269 A JP S62213269A JP 61056475 A JP61056475 A JP 61056475A JP 5647586 A JP5647586 A JP 5647586A JP S62213269 A JPS62213269 A JP S62213269A
Authority
JP
Japan
Prior art keywords
lead frame
plating
plating layer
wire
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61056475A
Other languages
English (en)
Inventor
Osamu Yoshioka
修 吉岡
Ryozo Yamagishi
山岸　良三
Sadao Nagayama
長山　定夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP61056475A priority Critical patent/JPS62213269A/ja
Publication of JPS62213269A publication Critical patent/JPS62213269A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業■二の利用分野〉 本発明は、半導体集禎回路用のリードフレームに関する
。
〈従来技術およびその問題点〉 リードフレームは、中央部にＩＣ素Ｙ−を搭載する素ｒ
−ｋＴＭ台と、その周囲に先端部（インナリード部）に
てＩＣ素ｒ・Ｌの電極とワイヤ（＾１１線など）を用い
てワイヤボンディングされる複数のリード部を形成して
なり、一般に金属基体からなる。
このリードフレームの金属基体としては一般にＦｅ−Ｎ
ｉ合金、Ｆｃ−Ｎ１−Ｇｏ金合金はじめとするＦｃ、ｌ
’−合金や錫入り銅、ジルコニウム入り鋼をはじめとす
るＣｕ系合金等が用いられている。
モして樹脂（たとえばプラスチック）封止型の半導体装
置等の組立においては、前記リードフレーム上に、ワイ
ヤ（へｕ線など）との接合性に優れるＡｕめっき層また
はＡｇめっき層を形成し、このめ７き層を介してインナ
リード部とＩＣＪｒ−とをワイヤボンディングし、これ
らを樹脂部材にて封正し、固定している。
このめフき層として用いられる八Ｕや八ｇなどの貴金属
は、酸化しないという優れた特徴をもち、そのためｉｃ
素子ベレット付性や静線接合性が非掌に安定したものと
なっている。
しかし、八ｕや八ｇは高価であるため、これら貴金属か
リードフレーム製作において占めるコストは割合大きく
、低コスト化への努力がなされてきた。
Ｌ記費求に応えるため、リードフレームへの部分めっき
化あるいは薄めつき化などにより、１１「記１ＬＬ金属
の使用片を極力抑える工夫がなされてきた。
たとえば第４図に示すように、リードフレーム２０の素
ｆ−Ｊδ載台２１とインナリード部２２のみの表面に、
ワイヤ（Ａｕ線）２３との接合性に優れる八〇めっき層
または八ｇめっき層２４を形成する。
このめっき層２４を介して１１「記＃＆載台２１１にＩ
Ｃ素ｒ−２５をろう付２７等にてａ前固定し、ＩＣ素ｆ
−２５とインナリード部２２上の＾Ｕまたは八ｇめっき
層２４とをＡ１１線２３にてポンディングし、これらを
樹脂部材２６にて封ｘＬ固定している。
このような部分めっき等の工夫により、八〇。
Ａｇ等の使用！迂が全面めっきに比べ１１５以下に低減
した。こうした技術の進歩により、半導体装置に使用さ
れる貴金属のｗ１晴化はほぼ限界に達しているといえる
。
セラミック封＋ｈ型では、ワイヤはＡｕ線、リードフレ
ーム材はＡ２めフきされた金属基体を用いるが、樹脂材
ＩＬ型では、耐湿性の面から、前述のようにワイヤはＡ
ｕ線、リードフレーム材はＡｕまたは八ｇめっきが施さ
れたものを用いている。このため、特に樹脂封止型での
１１「記貴金属′ｄＯ量化の要求が大となっている。
そこで、最近、樹脂封止型での新たな低コスト化の方法
として、Ｃｕ系合金製リードフレーム材の表面に直接、
ワイヤボンディングする方法が提案されている。すなわ
ち、熱圧着と超音波を使用してト記ワイヤボンディング
を行う方法であるが、リードフレーム材は、その材質な
らびに加■によって表面状況（粗度、硬さ）などが変化
しているため、ワイヤボンディング条件を一定のものに
することができず、そのためポンディングの安定性、信
頼性に劣り、実用化に際して大きな欠点となっていた。
またＦｃ系合金製リードフレーム材では、＾ＵまたはＡ
ｇなとの貴金属めっきを施さなければワイヤボンディン
グすることができず、Ｖｔ金属めっきは不可避なモ程と
なっており、コスト高にならざるを得なかった。
〈発明の目的〉 本発明はＬ記°脛悄に鑑みてなされたもので、前述した
従来技術の欠点を解消し、リードフレームへのワイヤボ
ンディングの安定性を大幅に向トさせることができる゛
ｉ導体用リードフレームを提供することを目的とする。
〈発明の構成〉 本発明によれば、金属基体にて形成され、ＩＣ素子搭載
用の素子搭載台とリード部とからなるリードフレームに
おいて、１）「記素子搭載台と少なくとも１１「記ＩＣ
素ｆ・との配線を行うリード部のインナリード部所定箇
所りにＣ１１めっき層を設けてなることを特徴とする゛
ｉ導体用リードフレームが提供される。
また、本発明においては、１１「記Ｃ１１めっき層成弁
が純銅または銅９９％以Ｅの合金であるのが好ましい。
以下、本発明の好適実施例について詳述する。
本発明は半導体用リードフレームにおいて、素子１５１
部およびインナリード部から＾ｕ、　Ａｇ等の貴金属め
っきをなくし、Ｃｕめっき層を介してワイヤとのポンデ
ィングを可能にしたことにある。
リードフレーム材は金属基体からなり、−・般にＦｅ−
Ｎｉ合金、Ｆｃ−Ｎｉ−［：ｏ合金をはじめとするＦｅ
系合金や、錫入り銅、ジルコニウム入り銅をはじめとす
るＣｕ系合金等が用いられる。
Ｃｕめっき層の製造方法は、電気めっきや化学めっき法
等による湿式めっきの他、真空蒸着、イオンブレーティ
ング法等による乾式めっきがあり、いずれの方法を用い
てもよい。
Ｃｕめっき層は純Ｃ１１めっき、Ｃｕ合金めっきいずれ
でもよいが、Ｃｕ合金め）きにおいては銅９９％以１で
あることが好ましい。調風外の不純物が１％を超えると
、Ｃｕめフき層が硬化するので、できるだけ軟質のＣｕ
めっき層を得るには不純物の漬を１％未満に抑える必要
があるからである。
また、Ｃｕめフき層はリードフレームの素ｆ搭載部と少
なくともインナリード部を含む部分に形成するが、作業
し、リードフレーム全面に形成してもかまわない。
さらに、−は＾Ｕや八ｇ”３に比べて封止樹脂材との接
着性がよい。このため、リードフレームの所定箇所にＣ
ｕめっき層を形成したことにより、リードフレームと封
正樹１指材との界面を通して浸入する水分を抑制するこ
ととなり、プラスチックパッケージの信頼性を向トさせ
ることとなった。
〈実施例〉 以下本発明のリードフレームの製造および性能確認につ
いて各実施例に基づいて説明する。
（実施例１） 第１および第２図に示されるように、銅合金材からなり
、フォトエツチング法等により、ＤＩＬ（ディアルイン
ライン）パッケージ用の所定のパターンに打抜いたリー
ドフレームｌを、親心、酸洗等のめっきｌｉｆ処理を施
した後、硫酸銅めっき浴にて電気めっきを行い、該リー
ドフレームｌ全面に４μｍ厚のＣｕ合金めっき層２を設
けた。
このようにして全面にＣｕ合金めっき層２を形成したリ
ードフレームｌを還元性雰囲気中で加熱しながら素ｆ−
搭載部３にＩＣ素ｆ−７をろう付８等によりｉ／Ｘｉ、
置固定し、さらに３０μＩφのＡｕ線（ワイヤ）９を用
いて、インナリード部４先端のボスト部６とＩＣ素子７
とをワイヤボンディングし、アウタリード部５をほぼ直
角に下方に折り曲げて組立を行った。
組立後、プラスチック等の合成樹脂部材１０にて封止固
定し、を導体装置を完成した。
なお、本実施例ではＣｕ合金めっき層２をリードフレー
ム１の全面に設けたが、第２図にて部分Ａで示す部位（
素子塔、ａｆｆｉ３とボスト部６）のみに部分めっきを
行ってもよい。
また、Ｃｕ合金めっき層の代わりに純Ｇｕめ７き層を形
成してもよいことはもちろんである。
（実施例２） 第３図に示されるように、軟鉄材からなり、実施例１と
同様に所定のパターンに打抜いたリードフレーム１′を
、親心、酸洗等のめっき前処理を施した後、シアン化鋼
浴にて電気め７きを行い、該リードフレーム１′全面に
４μ■厚の純Ｃｕめっき層２′を設けた。
このようにして全面に純Ｃｕめフき層２′を形成したリ
ードフレーム１′を還元性雰囲気中で加熱しながら素ｆ
搭械部３′にＩＣ素子７をろう付８等により載置固定し
、さらに３０μ国φのＡｕ１Ｑ（ワイヤ）９を用いて、
インナリード部４′のボスト部６′とＩＣ素子７とをワ
イヤボンディングし、アウタリード部５′をほぼ直角に
下方に折り曲げて組立を行った。
組を後、プラスチック等の合成樹脂部材１ｏにて封ＩＦ
固定し、半導体装置を完成した。
なお、この′：ＪＳ２実施例においても、純Ｃｕめ７き
層２′を素ｆ搭載台３′とボスト部６′のみに部分めっ
きを行ってもよい。
また純Ｃｕめっき層の代わりにＣｕ合金めっき層を形成
してもよいことはもちろんである。
（実施例３） 約４μ層厚のＣｕ　−Ｚｎ合金めっき層をリードフレー
ム上に形成し、該めっき層Ｆに３０μＩφのワイヤ（Ａ
ｕ線）を熱圧着および超音波を併用して圧着させてボン
ディングし、ワイヤのボンディング総数と、そのうちの
はがれ数（不圧着数）とを数え、不圧着率（はがれ数／
ボンディング総数）を求めたところ、以下の表に示す結
果が得られた。
この表から明らかなように　６０％が９９％以上のもの
では不圧着率θ％、すなわちすべて圧着されたが、それ
以下のものではめっき層の硬化がみられ、不圧着のもの
がみられるよう、になった。
（実施例４） Ｃｕ系合金材にて形成したリードフレーム材に、本発明
に係るＧｕめワき層と、従来例である部分へｇめっき層
をそれぞれ形成し、これらのリードフレームを用いて了
−導体装置を組立ててプラスチック封＋Ｌ組立後、Ｔ〜
テスト（−５５℃〜＋１５０℃）を行って耐湿性を調べ
、導通不良度を調べたところ、以下のようになった。
この結果から明らかなように、リードフレームに全面Ｇ
ｕめっき層を形成することにより、プラスチック封ＩＥ
型の信頼性に大きく影響する耐湿性が向トし、その効果
が大である。
〈発明の効果〉 以上詳述したように本発明によれば、金属基体からなる
リードフレームの少なくとも素ｒ搭械部とインナリード
部先端にＣｕめっき層を設けたので、従来のように八Ｕ
やへｇ等の高価な貴金属めっきを形成していたものに比
べ、ワイヤボンディング性、耐湿性が向上する一トに大
幅にコストダウンできるという効果がある。
【図面の簡単な説明】
第１図は本発明に係る半導体用リードフレームの一実施
例を適用した半導体装置の縦断面図である。 第２図は本発明に係る半導体用リードフレームの平面図
である。 第３図は本発明に係る半導体用リードフレームの他の実
施例を適用した半導体装置の縦断面図である。 第４図は従来例を示す図である。 符号の説明 １．１’　・・・リードフレーム、 ２．２’　−（：ｕめっき層、 ３．３’−・・素子搭載部、 ４．４′・・・インナリード部、 ５．５’−・アウタリード部、 ６．６′・−ボスト部、　　７・−ＩＣ素子、９・−ワ
イヤ（ＡＵ線）、１０・−合成樹脂部材特許出願人　　
［」立電線株式会社 代理人　弁理士　　渡　辺　望　稔 ＦＩＧ、Ｉ ＦＩＧ、２

Claims (2)

    【特許請求の範囲】
  1. （１）金属基体にて形成され、ＩＣ素子搭載用の素子搭
    載台とリード部とからなるリードフレームにおいて、前
    記素子搭載台と少なくとも前記ＩＣ素子との配線を行う
    リード部のインナリード部所定箇所上にＣｕめっき層を
    設けてなることを特徴とする半導体用リードフレーム。
  2. （２）前記Ｃｕめっき層成分が純銅または銅９９％以上
    の合金である特許請求の範囲第１項に記載の半導体用リ
    ードフレーム。
JP61056475A 1986-03-14 1986-03-14 半導体用リ−ドフレ−ム Pending JPS62213269A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61056475A JPS62213269A (ja) 1986-03-14 1986-03-14 半導体用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61056475A JPS62213269A (ja) 1986-03-14 1986-03-14 半導体用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS62213269A true JPS62213269A (ja) 1987-09-19

Family

ID=13028127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61056475A Pending JPS62213269A (ja) 1986-03-14 1986-03-14 半導体用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS62213269A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366946B2 (en) 2017-10-30 2019-07-30 Infineon Technologies Ag Connection member with bulk body and electrically and thermally conductive coating

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5958833A (ja) * 1982-09-28 1984-04-04 Shinkawa Ltd 半導体装置
JPS59115550A (ja) * 1982-12-23 1984-07-04 Toshiba Corp 電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5958833A (ja) * 1982-09-28 1984-04-04 Shinkawa Ltd 半導体装置
JPS59115550A (ja) * 1982-12-23 1984-07-04 Toshiba Corp 電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366946B2 (en) 2017-10-30 2019-07-30 Infineon Technologies Ag Connection member with bulk body and electrically and thermally conductive coating

Similar Documents

Publication Publication Date Title
US20030178707A1 (en) Preplated stamped small outline no-lead leadframes having etched profiles
US20060097363A1 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
US6838757B2 (en) Preplating of semiconductor small outline no-lead leadframes
US6545342B1 (en) Pre-finished leadframe for semiconductor devices and method of fabrication
US20030137032A1 (en) Pre-finished leadframe for semiconductor devices and method fo fabrication
JPS62213269A (ja) 半導体用リ−ドフレ−ム
JPS5958833A (ja) 半導体装置
JPS61140160A (ja) 半導体用リ−ドフレ−ム
JPS6149450A (ja) 半導体用リ−ドフレ−ム
JPS5916353A (ja) リ−ドフレ−ム
JPS5868958A (ja) リ−ドフレ−ム
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS59181040A (ja) 半導体装置の製造方法
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPS62287634A (ja) 半導体素子結線用細線
JPS5867053A (ja) リ−ドフレ−ム
JPS61278158A (ja) 半導体装置用リ−ドフレ−ム
JPS63304654A (ja) リ−ドフレ−ム
JPS6240753A (ja) 半導体リ−ドフレ−ム
JPS62105457A (ja) 半導体装置
JPS6369241A (ja) 半導体装置
JPS6180844A (ja) 半導体リ−ドフレ−ム用条材