JPS63192298A - 多層プリント基板の整合ずれ検出方法 - Google Patents
多層プリント基板の整合ずれ検出方法Info
- Publication number
- JPS63192298A JPS63192298A JP2527287A JP2527287A JPS63192298A JP S63192298 A JPS63192298 A JP S63192298A JP 2527287 A JP2527287 A JP 2527287A JP 2527287 A JP2527287 A JP 2527287A JP S63192298 A JPS63192298 A JP S63192298A
- Authority
- JP
- Japan
- Prior art keywords
- misalignment
- holes
- multilayer printed
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 8
- 239000004020 conductor Substances 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は多層プリント基板の整合ずれを検出する方法
に関する。
に関する。
「従来技術の説明」
電気部品をプリント基板に高密度に実装するために、３
層以上の導体層間に絶縁体を介して一体化した多層プリ
ント基板が用いられる。この多層プリント基板は、製造
工程中に導体層が設計された位置からずれてくる場合が
ある。導体層が設計された位置からずれているか否かを
調べる方法として、次の方法がある。
層以上の導体層間に絶縁体を介して一体化した多層プリ
ント基板が用いられる。この多層プリント基板は、製造
工程中に導体層が設計された位置からずれてくる場合が
ある。導体層が設計された位置からずれているか否かを
調べる方法として、次の方法がある。
複数の導体層を絶縁体を介して一体化してから、各層間
の導体又は多層プリント基板に実装される電気部品とを
電気的に接続するためのスルー・ホールを形成する穴を
開ける。所定の穴に形成されるスル・ホールを通じて他
の層の導体等と電気的に接続される導体は、この穴の内
面に表出しているはずである。そこで例えば実体顕微鏡
を用いて、各穴の内面に他の層の導体或いは電気部品と
電気的接続されるべき導体が表出しているか否かを穴を
開けた直後に調べることにより、整合ずれを起こしてい
るか否かを判断している。しかしある導体が広い領域に
渡って分布している場合、この導体が設定された位置か
ら大きくずれていてもその整合ずれが許容値以内である
かどうか検出できないという問題がある。
の導体又は多層プリント基板に実装される電気部品とを
電気的に接続するためのスルー・ホールを形成する穴を
開ける。所定の穴に形成されるスル・ホールを通じて他
の層の導体等と電気的に接続される導体は、この穴の内
面に表出しているはずである。そこで例えば実体顕微鏡
を用いて、各穴の内面に他の層の導体或いは電気部品と
電気的接続されるべき導体が表出しているか否かを穴を
開けた直後に調べることにより、整合ずれを起こしてい
るか否かを判断している。しかしある導体が広い領域に
渡って分布している場合、この導体が設定された位置か
ら大きくずれていてもその整合ずれが許容値以内である
かどうか検出できないという問題がある。
また穴を開けた後、穴の周辺にＸ線を照射して導体がど
のように分布しているか調べる方法もある。しかしこの
場合は、多層になればなる程コントラストが弱くなり、
整合ずれを起こしているか否かの判断がむずかしくなる
。
のように分布しているか調べる方法もある。しかしこの
場合は、多層になればなる程コントラストが弱くなり、
整合ずれを起こしているか否かの判断がむずかしくなる
。
更に第３図に示すように、多層プリント基板１の製品外
周部２にクーポン３．４を設けて、整合ずれを起こして
いるか否かを調べる方法もある。
周部２にクーポン３．４を設けて、整合ずれを起こして
いるか否かを調べる方法もある。
これは回路パターン用の導体の他に、各層毎にクーポン
用の導体を例えばクーポン３．４の実線で示される位置
に配置して絶縁体を介して一体化した後、点線で示す方
向に製品外周部２を切断する。
用の導体を例えばクーポン３．４の実線で示される位置
に配置して絶縁体を介して一体化した後、点線で示す方
向に製品外周部２を切断する。
この時切断面は第４図に示すようになる。ここで整合ず
れの大きい導体層３′が存在する時、このプリント基板
を不良品とする。この方法は、一体化した後にクーポン
部分をいちいち切断しなければならず、非常に時間がか
かるという問題がある。
れの大きい導体層３′が存在する時、このプリント基板
を不良品とする。この方法は、一体化した後にクーポン
部分をいちいち切断しなければならず、非常に時間がか
かるという問題がある。
「問題点を解決するための手段」
この発明による整合ずれ検出方法は、多層プリント基板
の材料収縮又は加工誤差の大きい部分に整合ずれ検出用
パターンを設ける。これは２つのスルー・ホールと、各
々の層に設けられ、一方のスルー・ホールとは電気的に
接続すると共に、他方のスルー・ホールとは許容値Ｘだ
け離れるように設計されている導体とにより構成される
。従って整合ずれが許容値Ｘより小さい時は２つのスル
ー・ホールは絶縁されているが、許容値Ｘより大きくな
ると導通する。このように一対のスルー・ホールが絶縁
されているか否かを調べるだけで良いので、比較的簡単
に許容値Ｘ以上の整合ずれを検出できる。
の材料収縮又は加工誤差の大きい部分に整合ずれ検出用
パターンを設ける。これは２つのスルー・ホールと、各
々の層に設けられ、一方のスルー・ホールとは電気的に
接続すると共に、他方のスルー・ホールとは許容値Ｘだ
け離れるように設計されている導体とにより構成される
。従って整合ずれが許容値Ｘより小さい時は２つのスル
ー・ホールは絶縁されているが、許容値Ｘより大きくな
ると導通する。このように一対のスルー・ホールが絶縁
されているか否かを調べるだけで良いので、比較的簡単
に許容値Ｘ以上の整合ずれを検出できる。
「実施例」
第１図に整合ずれ検出用パターンを設けた多層プリント
基板ｌの上面図を示す。これは材料収縮及′び加工誤差
の大きい製品外周部２に８つの整合ずれ検出用パターン
５を設けたものである。各々の整合ずれ検出用パターン
は一対のスルー・ホール６．７を含む。これらのスルー
・ホール６．７は外層部において各々導体８で囲まれて
いるが、互いに絶縁されている。第２図に内層部におけ
る整合ずれ検出用パターン５の設計例を示す。内層部に
おいて、導体９は一方のスルー・ホール７と電気的に接
続するが、他方のスルー・ホール６とは許容値Ｘだけ離
れるように設計されている。従って設計通りに多層プリ
ント基板が製造された時は、２つのスルー・ホール６と
７は絶縁される。
基板ｌの上面図を示す。これは材料収縮及′び加工誤差
の大きい製品外周部２に８つの整合ずれ検出用パターン
５を設けたものである。各々の整合ずれ検出用パターン
は一対のスルー・ホール６．７を含む。これらのスルー
・ホール６．７は外層部において各々導体８で囲まれて
いるが、互いに絶縁されている。第２図に内層部におけ
る整合ずれ検出用パターン５の設計例を示す。内層部に
おいて、導体９は一方のスルー・ホール７と電気的に接
続するが、他方のスルー・ホール６とは許容値Ｘだけ離
れるように設計されている。従って設計通りに多層プリ
ント基板が製造された時は、２つのスルー・ホール６と
７は絶縁される。
導体８及び９は、回路パターンの導体と共に絶縁体を介
して一体化される。そして各整合ずれ検出用パターンの
スルー・ホール６及び７に対応する位置に穴を開け、そ
の内面を金属メッキしてスルー・ホール６．７を形成す
る。このスルー・ホール６．７が絶縁されているか否か
を調べることにより、許容値Ｘ以上の整合ずれがあるか
否かを調べることができる。即ち、許容値Ｘ以上の整合
ずれを起こしている領域がある場合、その部分の整合ず
れ検出用パターン５の一方のスルー・ホール７と電気的
に接続している導体９は、許容値Ｘ以上ずれて、他方の
スルー・ホール６とも電気的に接続する。従ってスルー
・ホール６．７が導通して、整合ずれが生じていること
がわかる。
して一体化される。そして各整合ずれ検出用パターンの
スルー・ホール６及び７に対応する位置に穴を開け、そ
の内面を金属メッキしてスルー・ホール６．７を形成す
る。このスルー・ホール６．７が絶縁されているか否か
を調べることにより、許容値Ｘ以上の整合ずれがあるか
否かを調べることができる。即ち、許容値Ｘ以上の整合
ずれを起こしている領域がある場合、その部分の整合ず
れ検出用パターン５の一方のスルー・ホール７と電気的
に接続している導体９は、許容値Ｘ以上ずれて、他方の
スルー・ホール６とも電気的に接続する。従ってスルー
・ホール６．７が導通して、整合ずれが生じていること
がわかる。
第１図及び第２図では、外層部において一方のスルー・
ホール６を電気的に共通接続すると共に、内層部におい
て他方のスルー・ホール７を電気的に共通接続している
。従って１箇所で許容値Ｘ以上の整合ずれが生じた場合
、全ての整合ずれ検出用パターン５において２つのスル
ー・ホール６．７が電気的に接続される。即ち、いずれ
か１つの整合ずれ検出用パターンのスルー・ホール６．
７の絶縁状態を測定することにより、多層プリント基板
全体に整合ずれが生じているか否かを判断することがで
きる。
ホール６を電気的に共通接続すると共に、内層部におい
て他方のスルー・ホール７を電気的に共通接続している
。従って１箇所で許容値Ｘ以上の整合ずれが生じた場合
、全ての整合ずれ検出用パターン５において２つのスル
ー・ホール６．７が電気的に接続される。即ち、いずれ
か１つの整合ずれ検出用パターンのスルー・ホール６．
７の絶縁状態を測定することにより、多層プリント基板
全体に整合ずれが生じているか否かを判断することがで
きる。
「発明の効果」
以上説明したようにこの発明では、一対のスルー・ホー
ルと、各々の層において上記一対のスルー・ホールの内
一方のスルー・ホールと電気的に接続すると共に、他方
のスルー・ホールとは許容値だけ離れるほうに設計され
た導体とから成る整合ずれ検出用パターンを、多層プリ
ント基板の作成と並行して作成する。そして上記一対の
スルー・ホールの絶縁状態を調べることにより、整合ず
れが生じているか否かを判断しているので、比較的簡単
な方法で確実に整合ずれを検出することができる。
ルと、各々の層において上記一対のスルー・ホールの内
一方のスルー・ホールと電気的に接続すると共に、他方
のスルー・ホールとは許容値だけ離れるほうに設計され
た導体とから成る整合ずれ検出用パターンを、多層プリ
ント基板の作成と並行して作成する。そして上記一対の
スルー・ホールの絶縁状態を調べることにより、整合ず
れが生じているか否かを判断しているので、比較的簡単
な方法で確実に整合ずれを検出することができる。
第１図はこの発明の一実施例を示す整合ずれ検出用パタ
ーンを設けた多層プリント基板の上面図、第２図は上記
の多層プリント基板の内層部における整合ずれ検出用パ
ターンを構成している導体の配置例を示す断面図、第３
図はクーポンを設けた多層プリント基板の上面図、第４
図は第３図に示した多層プリント基板のクーポンの部分
を破壊した時の一例を示す断面図である。 特許出願人 株式会社アトパンテスト 代理人 弁理士 打検 保男 第 １ 図 ＾ 第２図
ーンを設けた多層プリント基板の上面図、第２図は上記
の多層プリント基板の内層部における整合ずれ検出用パ
ターンを構成している導体の配置例を示す断面図、第３
図はクーポンを設けた多層プリント基板の上面図、第４
図は第３図に示した多層プリント基板のクーポンの部分
を破壊した時の一例を示す断面図である。 特許出願人 株式会社アトパンテスト 代理人 弁理士 打検 保男 第 １ 図 ＾ 第２図
Claims (1)
- （１）Ａ．一対のスルー・ホールと、 Ｂ．各々の層間に配設され、上記一対のスルー・ホール
の内、一方のスルー・ホールと電気的に接続すると共に
、他方のスルー・ホールとは整合ずれ許容値だけ離れる
ように設計された導体と、 から成る１個以上の整合ずれ検出用パターンを多層プリ
ント基板の作成と並行して作成し、上記一対のスルー・
ホールが絶縁されているか否かを調べることにより、整
合ずれを検出するようにしたことを特徴とする多層プリ
ント基板の整合ずれ検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62025272A JPH07123188B2 (ja) | 1987-02-05 | 1987-02-05 | 多層プリント基板の整合ずれ検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62025272A JPH07123188B2 (ja) | 1987-02-05 | 1987-02-05 | 多層プリント基板の整合ずれ検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63192298A true JPS63192298A (ja) | 1988-08-09 |
| JPH07123188B2 JPH07123188B2 (ja) | 1995-12-25 |
Family
ID=12161393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62025272A Expired - Lifetime JPH07123188B2 (ja) | 1987-02-05 | 1987-02-05 | 多層プリント基板の整合ずれ検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123188B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015070253A (ja) * | 2013-10-01 | 2015-04-13 | 京セラ株式会社 | 多数個取り配線基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102300A (en) * | 1980-01-21 | 1980-08-05 | Hitachi Ltd | Method of detecting inner layer pattern position for multilayer printed board |
| JPS5933898A (ja) * | 1982-08-20 | 1984-02-23 | 沖電気工業株式会社 | 多層印刷配線板 |
-
1987
- 1987-02-05 JP JP62025272A patent/JPH07123188B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102300A (en) * | 1980-01-21 | 1980-08-05 | Hitachi Ltd | Method of detecting inner layer pattern position for multilayer printed board |
| JPS5933898A (ja) * | 1982-08-20 | 1984-02-23 | 沖電気工業株式会社 | 多層印刷配線板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015070253A (ja) * | 2013-10-01 | 2015-04-13 | 京セラ株式会社 | 多数個取り配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07123188B2 (ja) | 1995-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799128A (en) | Multilayer printed circuit board with domain partitioning | |
| US4510446A (en) | Test coupons for determining the registration of subsurface layers in a multilayer printed circuit board | |
| US20030091730A1 (en) | Via shielding for power/ground layers on printed circuit board | |
| JPH11145628A (ja) | 印刷配線基板 | |
| US4985675A (en) | Multi-layer tolerance checker | |
| JP3493714B2 (ja) | プリント基板 | |
| US7271349B2 (en) | Via shielding for power/ground layers on printed circuit board | |
| JPS63192298A (ja) | 多層プリント基板の整合ずれ検出方法 | |
| JP2613981B2 (ja) | プリント配線板の検査方法 | |
| JPH09205281A (ja) | 多層プリント配線板の内層回路パターンずれ検査方法 | |
| EP0253833B1 (en) | Multilayer printed circuit board | |
| JPH0766517A (ja) | テストクーポンセット | |
| JP2008135585A (ja) | プリント配線板のＶｉａ位置ずれ検査パターン構造 | |
| JPS63142694A (ja) | プリント配線板 | |
| JPH02125490A (ja) | 印刷配線板 | |
| JP2570174B2 (ja) | 多層プリント配線板 | |
| JPS63142693A (ja) | プリント配線板 | |
| JPS634960B2 (ja) | ||
| JPS6320645B2 (ja) | ||
| JP2002198661A (ja) | 多層プリント配線板 | |
| JPH0336792A (ja) | 中間層基板の導通検査方法 | |
| JP3447496B2 (ja) | 半導体搭載用配線板 | |
| JPH0794872A (ja) | 多層プリント配線板の位置ずれ検出パターン | |
| JPH0621180A (ja) | プリント配線板のソルダーレジスト層の位置ずれ検査方法 | |
| JPS62169496A (ja) | 多層印刷配線板の内層の層ずれ検出方法 |