JPS63187875A - 同期信号発生装置 - Google Patents
同期信号発生装置Info
- Publication number
- JPS63187875A JPS63187875A JP62019917A JP1991787A JPS63187875A JP S63187875 A JPS63187875 A JP S63187875A JP 62019917 A JP62019917 A JP 62019917A JP 1991787 A JP1991787 A JP 1991787A JP S63187875 A JPS63187875 A JP S63187875A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- oscillator
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101100027969 Caenorhabditis elegans old-1 gene Proteins 0.000 description 1
- 230000035622 drinking Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode
- H04N9/7925—Processing of colour television signals in connection with recording for more than one processing mode for more than one standard
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は同期信号発生装置、特にビデオ信号とともに出
力される同期信号を発生するための同期信号発生装置に
関する。
力される同期信号を発生するための同期信号発生装置に
関する。
現在、カラーテレビジョン走査方式には、日米角のＮＴ
ＳＣ方式、西欧、中国のＰＡＬ方式、仏。
ＳＣ方式、西欧、中国のＰＡＬ方式、仏。
東欧のＳＥＣＡＭ方式等が標準方式として用いられてい
る。このうち、ＰＡＬとＳＥＣＡＭは、その色差信号の
搬送方式が異なるのみであるが、ＰＡＬ−ＳＥＣＡＭ両
方式とＮＴＳＣ方式では走査方式が根本的に異なってい
る。そのため、従来では、これらの方式に対応するため
に、各方式専用の同期信号発生装置（タイミング信号発
生装置）を用いていた。
る。このうち、ＰＡＬとＳＥＣＡＭは、その色差信号の
搬送方式が異なるのみであるが、ＰＡＬ−ＳＥＣＡＭ両
方式とＮＴＳＣ方式では走査方式が根本的に異なってい
る。そのため、従来では、これらの方式に対応するため
に、各方式専用の同期信号発生装置（タイミング信号発
生装置）を用いていた。
〔発明が解決しようとしている問題点〕したがって、従
来の技術では単一の機種（製品）でも、ＮＴＳＣ用、Ｐ
ＡＬ用といった具合に各方式に対応してタイミング発生
装置を設計、製造せねばならず、開発コストの低減、量
産によるコスト低減のためには大きな障害となっていた
。
来の技術では単一の機種（製品）でも、ＮＴＳＣ用、Ｐ
ＡＬ用といった具合に各方式に対応してタイミング発生
装置を設計、製造せねばならず、開発コストの低減、量
産によるコスト低減のためには大きな障害となっていた
。
本発明はかかる問題点を解消して異なる２つの方式の同
期信号を得るのに好適な構成の簡単な同期信号発生装置
を提供することを目的とする。
期信号を得るのに好適な構成の簡単な同期信号発生装置
を提供することを目的とする。
本発明は上述の目的を達成するために異なる２方式の同
期信号を基準クロックの分周によって得る同期信号発生
装置において、前記具なる２方式の同期信号のうち少な
くとも一種類の同期信号を同一の分周比で得る様に基準
クロックの周波数を設定した。
期信号を基準クロックの分周によって得る同期信号発生
装置において、前記具なる２方式の同期信号のうち少な
くとも一種類の同期信号を同一の分周比で得る様に基準
クロックの周波数を設定した。
基準クロックの周波数の設定により異なる２つの方式の
うち、少なくとも一種類の同期信号を同一の分周比で得
る。
うち、少なくとも一種類の同期信号を同一の分周比で得
る。
以下図面を用いて本発明を詳述する。
以下に説明する本発明の実施例においては同期信号発生
装置の基準周波数を、ＮＴＳＣ方式のときは５２５Ｘ２
９．９７Ｘｎ （ｎは整数）、ＰＡＬ （ＳＥＣＡＭ）
方式のときは６２５Ｘ２５Ｘｎ （ｎは前述のＮＴＳＣ
方式におけるｎと同じ値）の周波数を選ぶことにより、
ＰＡＬ （ＳＥＣＡＭ）、ＮＴＳＣ両方式のタイミング
信号のうち水平同期信号を同一の分周比で得る様にした
同期信号発生装置が開示される。
装置の基準周波数を、ＮＴＳＣ方式のときは５２５Ｘ２
９．９７Ｘｎ （ｎは整数）、ＰＡＬ （ＳＥＣＡＭ）
方式のときは６２５Ｘ２５Ｘｎ （ｎは前述のＮＴＳＣ
方式におけるｎと同じ値）の周波数を選ぶことにより、
ＰＡＬ （ＳＥＣＡＭ）、ＮＴＳＣ両方式のタイミング
信号のうち水平同期信号を同一の分周比で得る様にした
同期信号発生装置が開示される。
第１図は本発明の第１の実施例の構成を示すブロック図
である。
である。
第１図は、ＰＡＬ、ＳＥＣＡＭ、ＮＴＳＣに必要な水平
同期信号（ｆｌ、負論理）、水平ブランキング（ｎ、負
論理）を発生する同期信号発生装置の回路を示している
。第１図において、１は発振器、２は７分周器、３は同
期クリア機能をもつ８ｂｉｔバイナリカウンタ、４，５
はｎ。
同期信号（ｆｌ、負論理）、水平ブランキング（ｎ、負
論理）を発生する同期信号発生装置の回路を示している
。第１図において、１は発振器、２は７分周器、３は同
期クリア機能をもつ８ｂｉｔバイナリカウンタ、４，５
はｎ。
「＝■１下を発生するＳ−Ｒフリップフロップ（Ｓ−Ｒ
Ｆ／Ｆ）、６はＰＡＩ、、ＳＥＣＡＭ方式かＮＴＳＣ方
式のいずれの方式であるのかを指定する入力端子、７，
８は夫々「：活１で、「＝旧１下の出力端子である。こ
こで、発振器１は］、 ４ 、３１８１８ Ｍ Ｈｚ（
−５２５Ｘ３０Ｘ９１０＃４ｆｓｃ）を発生する発振器
とし、入力端子６にＬｏｗレベルの信号即ちＮＴＳＣ方
式を指定する信号を与えた場合の動作を以下に説明する
。発振器１の出力は７分周されて２ 、０４５ Ｍ Ｈ
ｚとなり、８ｂｉｔパイナリカウンナタ３及びＳ−Ｒフ
リップフロップ（以下Ｓ−ＲＦ／Ｆ）４．５のクロック
入力となっており、カウンタ３はまた該７分周器２の出
力のカウントアツプを行う。またＮＡＮＤゲート９は、
カウンタ３の出力のうち第７ビツト及び第０ビツトがＨ
ｉとなったところで、即ち１２９（１０進数）となった
ところで、カウンタ３をクリアする信号を発生するため
に設けられている。したがってカウンタ３は２．０４５
ＭＨｚを１３０分周し、６３．５５５ μｓｅｃ （＝
１ ／ （１４，３１８１８ＭＨｚ÷７＋１３０））周
期で勤（カウンタとなる。これはＮＴＳＣ方式の水平同
期信号の周期に相当する。また、５−ＲＦ／Ｆ４はゲー
ト３０によりカウンタ３の出力が２となったときに次の
クロック入力でＲｅ５ｅｔされ、ゲート３２により１２
になったときにその次のクロックでＳｅｔされるため、
第２図（ｂ）のタイムチャートに示すように、カウンタ
３の出力が３〜１２の期間Ｌｏｗになる。これは、周期
６３．５５５μｓｅｃで、４．８９μｓｅｃ期間Ｌｏｗ
となる信号であり、ＮＴＳＣ方式の規格に合った水平同
期信号（Ｈ−３ｙｎｃ）として使用することができる。
Ｆ／Ｆ）、６はＰＡＩ、、ＳＥＣＡＭ方式かＮＴＳＣ方
式のいずれの方式であるのかを指定する入力端子、７，
８は夫々「：活１で、「＝旧１下の出力端子である。こ
こで、発振器１は］、 ４ 、３１８１８ Ｍ Ｈｚ（
−５２５Ｘ３０Ｘ９１０＃４ｆｓｃ）を発生する発振器
とし、入力端子６にＬｏｗレベルの信号即ちＮＴＳＣ方
式を指定する信号を与えた場合の動作を以下に説明する
。発振器１の出力は７分周されて２ 、０４５ Ｍ Ｈ
ｚとなり、８ｂｉｔパイナリカウンナタ３及びＳ−Ｒフ
リップフロップ（以下Ｓ−ＲＦ／Ｆ）４．５のクロック
入力となっており、カウンタ３はまた該７分周器２の出
力のカウントアツプを行う。またＮＡＮＤゲート９は、
カウンタ３の出力のうち第７ビツト及び第０ビツトがＨ
ｉとなったところで、即ち１２９（１０進数）となった
ところで、カウンタ３をクリアする信号を発生するため
に設けられている。したがってカウンタ３は２．０４５
ＭＨｚを１３０分周し、６３．５５５ μｓｅｃ （＝
１ ／ （１４，３１８１８ＭＨｚ÷７＋１３０））周
期で勤（カウンタとなる。これはＮＴＳＣ方式の水平同
期信号の周期に相当する。また、５−ＲＦ／Ｆ４はゲー
ト３０によりカウンタ３の出力が２となったときに次の
クロック入力でＲｅ５ｅｔされ、ゲート３２により１２
になったときにその次のクロックでＳｅｔされるため、
第２図（ｂ）のタイムチャートに示すように、カウンタ
３の出力が３〜１２の期間Ｌｏｗになる。これは、周期
６３．５５５μｓｅｃで、４．８９μｓｅｃ期間Ｌｏｗ
となる信号であり、ＮＴＳＣ方式の規格に合った水平同
期信号（Ｈ−３ｙｎｃ）として使用することができる。
また、Ｓ−ＲＦ／Ｆ５は、カウンタ３の出力が１２９と
なるときＲｅ５ｅｔされ、入力端子６はＬｏｗのときに
ゲート３６．３４゜３８によりカウンタ３の出力が２２
となるときにＳｅｔされるため該Ｓ−ＲＦ／Ｆ５の出力
端子８は第２図（Ｃ）に示すとおり、カウンタ３の出力
が２２〜１２９の期間Ｈｉｇｈとなる信号となる。これ
は、周期が６’３．５５５ μｓｅｃで１１．２４ μ
ｓｅｃ Ｌ、ｏｗとなる信号であり、ＮＴＳＣ規格の
水平帰線期間（Ｈ−ＢＬＮＫ）を負論理で示す信号とし
て使用できる。
なるときＲｅ５ｅｔされ、入力端子６はＬｏｗのときに
ゲート３６．３４゜３８によりカウンタ３の出力が２２
となるときにＳｅｔされるため該Ｓ−ＲＦ／Ｆ５の出力
端子８は第２図（Ｃ）に示すとおり、カウンタ３の出力
が２２〜１２９の期間Ｈｉｇｈとなる信号となる。これ
は、周期が６’３．５５５ μｓｅｃで１１．２４ μ
ｓｅｃ Ｌ、ｏｗとなる信号であり、ＮＴＳＣ規格の
水平帰線期間（Ｈ−ＢＬＮＫ）を負論理で示す信号とし
て使用できる。
このように、第１図において発振器ｌに１４．３１８１
８ＭＨｚを発生する発振器を用いて入力端子６をＬｏｗ
レベルにすれば、出力端子７．８からはＮＴＳＣ方式の
「＝蓬１で、Ｈ−ＢＬＮＫを得ることができる。
８ＭＨｚを発生する発振器を用いて入力端子６をＬｏｗ
レベルにすれば、出力端子７．８からはＮＴＳＣ方式の
「＝蓬１で、Ｈ−ＢＬＮＫを得ることができる。
次に、発振器１に１４．２１８７５ＭＨｚ （＝６２５
Ｘ２５Ｘ９１０）を発生する発振器を用い、入力端子６
をＨｉｇｈレベルに保つと、出力端子７からは、前回と
同様の動作に基づいて、第３図に示す様な周期６４μｓ
ｅｃで４．９２ μｓｅｃの期間Ｌｏｗとなる信号が得
られる。この信号はＰＡＬ、’ＳＥＣＡＭＳＥＣＡＭ方
式った水平同期信号が得られる。また、５−ＲＦ／Ｆ５
は、Ｒｅ５ｅｔされるタイミングは前回と同様だが、こ
の場合には入力端子６をＨｉｇｈレベルとして使用する
ので、前述した動作とは異なり、カウンタ３の出力が２
４となるときにＳｅｔされるため、出力端子８からは、
第３図（Ｃ）に示す様な周期６４μＳｅＧで１２．３μ
ｓｅｃの期間Ｌｏｗとなる信号が得られるので、ＰＡＬ
、ＳＥＣＡＭ方式の規格に合った水平帰線期間を負論理
で表わす信号、ｒとして使用することができる。
Ｘ２５Ｘ９１０）を発生する発振器を用い、入力端子６
をＨｉｇｈレベルに保つと、出力端子７からは、前回と
同様の動作に基づいて、第３図に示す様な周期６４μｓ
ｅｃで４．９２ μｓｅｃの期間Ｌｏｗとなる信号が得
られる。この信号はＰＡＬ、’ＳＥＣＡＭＳＥＣＡＭ方
式った水平同期信号が得られる。また、５−ＲＦ／Ｆ５
は、Ｒｅ５ｅｔされるタイミングは前回と同様だが、こ
の場合には入力端子６をＨｉｇｈレベルとして使用する
ので、前述した動作とは異なり、カウンタ３の出力が２
４となるときにＳｅｔされるため、出力端子８からは、
第３図（Ｃ）に示す様な周期６４μＳｅＧで１２．３μ
ｓｅｃの期間Ｌｏｗとなる信号が得られるので、ＰＡＬ
、ＳＥＣＡＭ方式の規格に合った水平帰線期間を負論理
で表わす信号、ｒとして使用することができる。
このように第１図の回路は、発振器ｌにわずかに異なる
周波数の発振器を用いることにより、単一の回ｉで、Ｐ
ＡＬ（ＳＥＣ，ＡＭ）、ＮＴＳＣ双方のＷ：蓬１で。
周波数の発振器を用いることにより、単一の回ｉで、Ｐ
ＡＬ（ＳＥＣ，ＡＭ）、ＮＴＳＣ双方のＷ：蓬１で。
ｍを発生することができる。
しかも、この場合ＰＡＬ （ＳＥＣＡＭ）専用、ＮＴＳ
Ｃ専用の回路と比較してもゲートを数個追加したのみで
、殆んど回路規模の増大はない。したがって簡単な構成
によって両種の同期信号が得られる。
Ｃ専用の回路と比較してもゲートを数個追加したのみで
、殆んど回路規模の増大はない。したがって簡単な構成
によって両種の同期信号が得られる。
また、ＮＴＳＣ用、ＰＡＬ用の２種類の発振器の周波数
は、互いに０．７％程度の差しかないため、これらの回
路の設計時に必要なゲート遅延計算も、ＮＴＳＣ方式の
場合だけ行えば十分である。
は、互いに０．７％程度の差しかないため、これらの回
路の設計時に必要なゲート遅延計算も、ＮＴＳＣ方式の
場合だけ行えば十分である。
次に本発明の第２の実施例について第４図のブロック図
を用いて説明する。
を用いて説明する。
第１の実施例において用いた８ｂｉｔバイナリカウンタ
３を第４図に示す実施例においては、５進カウンタ１０
，２進カウンタ１１，１３進カウンタ１２に分解して構
成している。また第４図において４０は５進カウンタ１
０の第１ビツト、１３進カウンタ１２の第Ｏビットから
第３ビツトに接続されているゲートで、その出力はＲ−
３Ｆ／Ｆ４のＲｅ５ｅｔ端子に接続される。４２は５進
カウンタ５の第１ビツト及び１３進カウンタの第０ビツ
トに接続されているゲートで、その出力はＲ−５Ｆ／Ｆ
４のＳｅｔ端子に接続されている。４４は５進カウンタ
の第Ｏビット、第１ビツト、２進カウンタの第０ビツト
及び１３進カウンタの第２ビツト、第３ビツトに接続さ
れているゲートで、その出力はＲ−３Ｆ／Ｆ５のＲｅ５
ｅｔ端子に接続される。４８は入力端子６と５進カウン
タの第１ビツトとに接続されているゲート、４６は入力
端子６とゲート４８の出力とに接続されているゲート、
５０はゲート４６，５進カウンタの第０ビツト、１３進
カウンタの第１ビツトに接続されているゲートである。
３を第４図に示す実施例においては、５進カウンタ１０
，２進カウンタ１１，１３進カウンタ１２に分解して構
成している。また第４図において４０は５進カウンタ１
０の第１ビツト、１３進カウンタ１２の第Ｏビットから
第３ビツトに接続されているゲートで、その出力はＲ−
３Ｆ／Ｆ４のＲｅ５ｅｔ端子に接続される。４２は５進
カウンタ５の第１ビツト及び１３進カウンタの第０ビツ
トに接続されているゲートで、その出力はＲ−５Ｆ／Ｆ
４のＳｅｔ端子に接続されている。４４は５進カウンタ
の第Ｏビット、第１ビツト、２進カウンタの第０ビツト
及び１３進カウンタの第２ビツト、第３ビツトに接続さ
れているゲートで、その出力はＲ−３Ｆ／Ｆ５のＲｅ５
ｅｔ端子に接続される。４８は入力端子６と５進カウン
タの第１ビツトとに接続されているゲート、４６は入力
端子６とゲート４８の出力とに接続されているゲート、
５０はゲート４６，５進カウンタの第０ビツト、１３進
カウンタの第１ビツトに接続されているゲートである。
５２．５４は夫々２進カウンタ１１゜１３進カウンタ１
２を構成するためのリセット信号を発生するゲートであ
る。。
２を構成するためのリセット信号を発生するゲートであ
る。。
かかる実施例においては複雑になるため詳しい説明は省
くが、３つに分解されたカウンタ、及び各ゲート４０〜
５４の構成によって第１図に示したカウンタ３及び各ゲ
ート３０〜８０と全く同様の動作を行い、第２図、第３
図に示したＨ−Ｓｙｎｃ、 Ｈ−ＢＬＮＫを得ることが
出来る。
くが、３つに分解されたカウンタ、及び各ゲート４０〜
５４の構成によって第１図に示したカウンタ３及び各ゲ
ート３０〜８０と全く同様の動作を行い、第２図、第３
図に示したＨ−Ｓｙｎｃ、 Ｈ−ＢＬＮＫを得ることが
出来る。
更に本実施例においては、２進カウンタの出力が１３ｆ
Ｈ（ｆＨは水平同期数の周波数）となるため、例えば本
実施例の同期信号発生装置を電子スチルカメラの同期信
号発生装置として用いれば極めて有用である。即ち、電
子スチルカメラにおいては映像信号とともに媒体に記録
するＩＤコードの記録のためには１３ｆＨの周波数が必
要であるため、第１図に示す実施例においてかかる１３
ｆＨの周波数の信号を得ようとすると、新たにゲートが
１つ必要であるが、第４図における実施例ではかかるゲ
ートも必要とせずに１３ｆＨの周波数を得ることが出来
る。
Ｈ（ｆＨは水平同期数の周波数）となるため、例えば本
実施例の同期信号発生装置を電子スチルカメラの同期信
号発生装置として用いれば極めて有用である。即ち、電
子スチルカメラにおいては映像信号とともに媒体に記録
するＩＤコードの記録のためには１３ｆＨの周波数が必
要であるため、第１図に示す実施例においてかかる１３
ｆＨの周波数の信号を得ようとすると、新たにゲートが
１つ必要であるが、第４図における実施例ではかかるゲ
ートも必要とせずに１３ｆＨの周波数を得ることが出来
る。
次に本発明の同期信号発生装置を電子スチルカメラに組
み込んだ実施例について説明する。
み込んだ実施例について説明する。
第５図はかかる電子カメラの構成を示すブロック図であ
る。
る。
第５図において１３は第１図あるいは第４図に示したタ
イミング信号発生装置、１４はレンズ２３によって結像
した光学像を電気信号に変換する固体撮像素子、１５は
固体撮像素子１４の出力を磁気ディスク１７に記録する
信号に変換するための処理回路、１６は記録ヘッド、１
８は磁気ディスク１６を、回転駆動するモータ、１９は
モータ１８を制御する装置、２０は電子カメラ全体を制
御するマイクロコンピュータ、２１は映像とともに記録
する日付を発生させる時計・カレンダ、２２は時計２１
用の発振器である。本実施例においては発振器ｌの出力
はタイミング信号発生器１３に供給されるとともにＣＰ
Ｕ２０の基準クロックとして用いられている。
イミング信号発生装置、１４はレンズ２３によって結像
した光学像を電気信号に変換する固体撮像素子、１５は
固体撮像素子１４の出力を磁気ディスク１７に記録する
信号に変換するための処理回路、１６は記録ヘッド、１
８は磁気ディスク１６を、回転駆動するモータ、１９は
モータ１８を制御する装置、２０は電子カメラ全体を制
御するマイクロコンピュータ、２１は映像とともに記録
する日付を発生させる時計・カレンダ、２２は時計２１
用の発振器である。本実施例においては発振器ｌの出力
はタイミング信号発生器１３に供給されるとともにＣＰ
Ｕ２０の基準クロックとして用いられている。
また本実施例においてはタイミング信号発生装置１３の
出力する水平同期信号、垂直同期信号に応じて固体撮像
素子１４が駆動され、映像信号処理回路１５によりブラ
ンキング信号等が付加される。
出力する水平同期信号、垂直同期信号に応じて固体撮像
素子１４が駆動され、映像信号処理回路１５によりブラ
ンキング信号等が付加される。
かかる装置に本発明の同期信号発生装置を組み込めばＰ
ＡＬ方式であってもＮＴＳＣ方式であっても共通のユニ
ットを組み込み、第１図、第４図に示した入力端子６の
レベルをかえ、基準となる発振器１を組みかえるだけで
よいので組立に用する手間もかからず、極めて都合が良
い。
ＡＬ方式であってもＮＴＳＣ方式であっても共通のユニ
ットを組み込み、第１図、第４図に示した入力端子６の
レベルをかえ、基準となる発振器１を組みかえるだけで
よいので組立に用する手間もかからず、極めて都合が良
い。
このよう構成をとった場合、第１図、第４図における入
力端子６の入力レベル決定方法としては種々のものが考
えられる。
力端子６の入力レベル決定方法としては種々のものが考
えられる。
まず、入力端子６をタイミング信号発生器１３（通常Ｉ
Ｃ）の入力ビンとし、基板上でジャンパ線もしくはＳＷ
で切り換える方法が考えられる。
Ｃ）の入力ビンとし、基板上でジャンパ線もしくはＳＷ
で切り換える方法が考えられる。
また、ＣＰＵ２０の制御によって切り換える方式も考え
られる。具体的には、入力端子６とＣＰＵ２０の出力ポ
ートを直結する方法、ＣＰＵ２０からタイミング信号発
生器１３へ“コマンド”を与え、すなわちＣＰＵ２０が
タイミング発生器１３の内部Ｆ／Ｆ （不図示）に特定
のデータを書き込み、そのＦ／Ｆの出力が入力端子６の
レベルを決定する、といった方式がある。また、このよ
うにＣＰＵ２０の制御による場合、ＣＰＵ２０の制御を
変更するための方式がさらにい（通りか考えられる。具
体的には、・ＣＰＵ２０のプログラムを方式ごとに変更
する・ＣＰＵ２０の入力端子（不図示）をジャンパ線も
しくはスイッチで切り替える ・発振器ｌの周波数を、時計用発振器２２の周波数を基
準として計測し、自動判別する 等が考えられる。これらの方式のうちどれを用いても本
発明の範囲に含まれるのは勿論である。
られる。具体的には、入力端子６とＣＰＵ２０の出力ポ
ートを直結する方法、ＣＰＵ２０からタイミング信号発
生器１３へ“コマンド”を与え、すなわちＣＰＵ２０が
タイミング発生器１３の内部Ｆ／Ｆ （不図示）に特定
のデータを書き込み、そのＦ／Ｆの出力が入力端子６の
レベルを決定する、といった方式がある。また、このよ
うにＣＰＵ２０の制御による場合、ＣＰＵ２０の制御を
変更するための方式がさらにい（通りか考えられる。具
体的には、・ＣＰＵ２０のプログラムを方式ごとに変更
する・ＣＰＵ２０の入力端子（不図示）をジャンパ線も
しくはスイッチで切り替える ・発振器ｌの周波数を、時計用発振器２２の周波数を基
準として計測し、自動判別する 等が考えられる。これらの方式のうちどれを用いても本
発明の範囲に含まれるのは勿論である。
これら実施例では、例としてＷ＝酊１玉、Ｗ；溜耐でを
発生させる回路を示したが、その他側方式に必要な他の
同期信号、例えば垂直同期信号をも発生する様に構成し
てもよい。
発生させる回路を示したが、その他側方式に必要な他の
同期信号、例えば垂直同期信号をも発生する様に構成し
てもよい。
また、応用例として電子カメラの例を挙げたが、本発明
はこれに限定されることなく他の装置であっても（特に
、副搬送色周波数を要しないシステムであれば）使用で
きるのも当然である。
はこれに限定されることなく他の装置であっても（特に
、副搬送色周波数を要しないシステムであれば）使用で
きるのも当然である。
尚本実施例においては、発振器ｌの発振周波数としてＮ
ＴＳＣ方式の場合には１４．３１８１８ＭＨｚ、 ＰＡ
Ｌ方式の場合には１４ 、２１８７５ Ｍ Ｈｚを選択
したが、かかる周波数以外に他の周波数を用いてもよい
のは勿論であり、以下にかかる周波数の例を示す。
ＴＳＣ方式の場合には１４．３１８１８ＭＨｚ、 ＰＡ
Ｌ方式の場合には１４ 、２１８７５ Ｍ Ｈｚを選択
したが、かかる周波数以外に他の周波数を用いてもよい
のは勿論であり、以下にかかる周波数の例を示す。
ＮＴＳＣＰＡＬ
１０．７３８６３ １０．６６４０６ （ＭＨ
ｚ）１４．３１８１８ １４．２１８７５２１
．４７７２７ ２１．３２８１３２Ｂ、６３６
３６ ２８．４３７５０４２．９５４５４
°４２，６５６２５５７．２７２７２
５６．８７５００８５．９０９０８ ８５．３
１２５０１２．２７２７３ １２．１８７５０
１６．３６３６３ １６．２５０００２４．５
４５４５ ２４．３７５００３２．７２７２７
３２．５００００４９．０９０９０
４８．７５０００６５．４５４５３ ６５．
０００００９８．１８１８０ ９７．５０００
０以上説明したように、本実施例に依れば発振器の周波
数をわずかに変更し、方式切替端子をもたせることによ
り、ＰＡＬ （ＳＥＣＡＭ）方式とＮＴＳＣ方式両方の
タイミング信号の発生を単一の装置で行うことが可能と
なる。同装置は通常ワンチップのＩＣで実現する場合が
多（、量産効果によるコスト低減に大きく貢献できる。
ｚ）１４．３１８１８ １４．２１８７５２１
．４７７２７ ２１．３２８１３２Ｂ、６３６
３６ ２８．４３７５０４２．９５４５４
°４２，６５６２５５７．２７２７２
５６．８７５００８５．９０９０８ ８５．３
１２５０１２．２７２７３ １２．１８７５０
１６．３６３６３ １６．２５０００２４．５
４５４５ ２４．３７５００３２．７２７２７
３２．５００００４９．０９０９０
４８．７５０００６５．４５４５３ ６５．
０００００９８．１８１８０ ９７．５０００
０以上説明したように、本実施例に依れば発振器の周波
数をわずかに変更し、方式切替端子をもたせることによ
り、ＰＡＬ （ＳＥＣＡＭ）方式とＮＴＳＣ方式両方の
タイミング信号の発生を単一の装置で行うことが可能と
なる。同装置は通常ワンチップのＩＣで実現する場合が
多（、量産効果によるコスト低減に大きく貢献できる。
また、本実施例における２種類の周波数はわずかに約０
．７％程度の差異しかなく、回路の設計時に必要なゲー
ト遅延計算も、片方の場合のみ（周波数の高い方）行え
ば十分であり、装置の開発期間の短縮、開発コスト低減
にも効果がある。さらに製品製造の段階でも、ＰＡＬ
（ＳＥＣＡＭ）、ＮＴＳＣ両方式の製造ラインを共通化
できるので、本発明を組み込む製品の製造コスト低減に
も貢献できる。
．７％程度の差異しかなく、回路の設計時に必要なゲー
ト遅延計算も、片方の場合のみ（周波数の高い方）行え
ば十分であり、装置の開発期間の短縮、開発コスト低減
にも効果がある。さらに製品製造の段階でも、ＰＡＬ
（ＳＥＣＡＭ）、ＮＴＳＣ両方式の製造ラインを共通化
できるので、本発明を組み込む製品の製造コスト低減に
も貢献できる。
以上説明した様に本発明に依れば、異なる２方式の同期
信号のうち少なくとも１種類の同期信号を同一の分周比
で得る様に基準クロックの周波数を設定したので、極め
て簡単な構成で複数の方式に対応出来る同期信号発生装
置を得ることが出来る。
信号のうち少なくとも１種類の同期信号を同一の分周比
で得る様に基準クロックの周波数を設定したので、極め
て簡単な構成で複数の方式に対応出来る同期信号発生装
置を得ることが出来る。
第１図は本発明の第１の実施例の同期信号発生装置の構
成を示すブロック図、 第２図、第３図は夫々、ＮＴＳＣ方式、ＰＡＬ方式に適
合させた動作を行わせた際の第１図に示した装置の出力
端子７．８から出力される信号を示すタイムチャート、 第４図は本発明の第２の実施例の同期信号発生装置の構
成を示すブロック図、 第５図は本発明の同期信号発生装置を電子カメラに組み
込んだ一例を示した構成図である。
成を示すブロック図、 第２図、第３図は夫々、ＮＴＳＣ方式、ＰＡＬ方式に適
合させた動作を行わせた際の第１図に示した装置の出力
端子７．８から出力される信号を示すタイムチャート、 第４図は本発明の第２の実施例の同期信号発生装置の構
成を示すブロック図、 第５図は本発明の同期信号発生装置を電子カメラに組み
込んだ一例を示した構成図である。
Claims (3)
- （１）異なる２方式の同期信号を基準クロックの分周に
よって得る同期信号発生装置であって、前記異なる２方
式の同期信号のうち少なくとも１種類の同期信号を同一
の分周比で得る様に基準クロックの周波数を設定してな
る同期信号発生装置。 - （２）前記２方式はＰＡＬ方式とＮＴＳＣ方式であるこ
とを特徴とする特許請求の範囲第１項記載の同期信号発
生装置。 - （３）前記基準クロックの周波数はＰＡＬ方式、ＮＴＳ
Ｃ方式における水平同期信号を同一の分周比で得る様に
設定されていることを特徴とする特許請求の範囲第２項
記載の同期信号発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62019917A JPS63187875A (ja) | 1987-01-30 | 1987-01-30 | 同期信号発生装置 |
| US08/305,423 US5426536A (en) | 1987-01-30 | 1994-09-13 | Synchronizing signal generating device for plural television systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62019917A JPS63187875A (ja) | 1987-01-30 | 1987-01-30 | 同期信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63187875A true JPS63187875A (ja) | 1988-08-03 |
Family
ID=12012571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62019917A Pending JPS63187875A (ja) | 1987-01-30 | 1987-01-30 | 同期信号発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5426536A (ja) |
| JP (1) | JPS63187875A (ja) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4169659A (en) * | 1977-05-30 | 1979-10-02 | Rca Corporation | Multiple standard television sync generator |
| GB2066613B (en) * | 1979-11-19 | 1983-11-09 | Matsushita Electric Ind Co Ltd | Interconnecting a colour television camera with a recording device |
| JPS5739676A (en) * | 1980-08-20 | 1982-03-04 | Sony Corp | Video recorder |
| JPS5820066A (ja) * | 1981-07-29 | 1983-02-05 | Hitachi Ltd | 固体テレビジヨンカメラ用パルス発生回路 |
| US4599611A (en) * | 1982-06-02 | 1986-07-08 | Digital Equipment Corporation | Interactive computer-based information display system |
| JPS5954388A (ja) * | 1982-09-22 | 1984-03-29 | Victor Co Of Japan Ltd | デイジタルビデオ信号再生装置 |
| US4575757A (en) * | 1983-04-22 | 1986-03-11 | Rca Corporation | PAL offset generator |
| US4692815A (en) * | 1983-07-28 | 1987-09-08 | Nippon Kogaku K.K. | Photographing and recording method and apparatus for electronic still picture cameras |
| KR900003778B1 (ko) * | 1984-09-29 | 1990-05-31 | 니뽕 빅터 가부시끼 가이샤 | 비디오 신호 디지탈 처리 회로 |
| US4595953A (en) * | 1984-10-31 | 1986-06-17 | Rca Corporation | Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals |
| US4647987A (en) * | 1985-03-07 | 1987-03-03 | Eastman Kodak Company | Modified synchronization in apparatus for recording and reproducing single field non-interlaced images |
-
1987
- 1987-01-30 JP JP62019917A patent/JPS63187875A/ja active Pending
-
1994
- 1994-09-13 US US08/305,423 patent/US5426536A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5426536A (en) | 1995-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498106A (en) | Pulse generator for solid-state television camera | |
| EP0220059B1 (en) | Digital envelope shaping apparatus | |
| JPS63187875A (ja) | 同期信号発生装置 | |
| JPH10257398A (ja) | 固体撮像素子駆動タイミング信号発生装置 | |
| JPH08275025A (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| KR920002823B1 (ko) | 어드레스 제어회로 | |
| JPH02261275A (ja) | 同期信号発生装置 | |
| JP3662997B2 (ja) | デジタルエンコーダとフレームバッファー間の映像制御信号出力装置 | |
| GB2150391A (en) | Sync signal generator | |
| KR0168361B1 (ko) | 영상신호의 수평동기신호 발생장치 | |
| JP2856394B2 (ja) | 同期信号発生回路 | |
| KR940004806Y1 (ko) | 멀티 r. g. b출력을 위한 변환장치 | |
| JP2735968B2 (ja) | ディスプレイ装置の制御方法 | |
| JP2522308B2 (ja) | クロック形成回路 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| JP2658118B2 (ja) | 静止画像表示装置 | |
| JPH09233433A (ja) | 走査変換装置 | |
| JPH02135995A (ja) | テレビジョン受像機 | |
| JPS63200680A (ja) | テレビジヨン受像機 | |
| JPH04142165A (ja) | 同期信号発生装置 | |
| JPS61136383A (ja) | 映像信号変換回路 | |
| JPH0832832A (ja) | 同期信号補償回路 | |
| JPH02149086A (ja) | 映像信号切換装置 |