JPS63187702A - インピ−ダンス変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、特性インピーダンスの異なるマイクロ波線路
間を接続するインピーダンス変換装置に関する。以下、
マイクロ波線路とは、概ね１０１１２以上の周波数の信
号を伝送するだめの線路であって、コプレナー線路又は
スロット線路等の共平面線路、並びにマイクロストリッ
プ線路等をいう。

［従来の技術］ 第６図は特性インピーダンスの異なるマイクロストリッ
プ線路間を接続するインピーダンス変換回路の平面図で
ある。第６図において、下表面に接地導体（図示Ｕ・ず
）が形成された誘電体基板１０の上表面上に、幅ｇ１の
人力マイクロストリップ線路１１と幅Ｃｔ（＞Ｃ＋）の
出力マイクロストリップ線路１２が形成され、この入力
マイクロストリップ線路ＩＩと出力マイクロストリップ
線路１２との間の基板ＩＯ上に、幅Ｑ３Ｃ（ｈ＜（ｂ＜
Ｑｔ）と１／４波長の長さを有する整合用マイクロスト
リップ線路Ｉ３が、線路１１及び１２と一体的に形成さ
れる。

ここで、入出力マイクロストリップ線路１１及び１２の
各特性インピーダンスをそれぞれＺ。、及びＺｏｔとず
ろと、整合用マイクロストリップ線路１３の特性インピ
ーダンスＺ。３が、ｒτπ７７−１なるように幅ρ、を
設定することによって入出力マイクロストリップ線路ｉ
ｔ、１２間のインピーダンスの整合をとることができる
。

［発明が解決しようとする問題点コ しかしながら、上述の従来のインピーダンス変換回路に
おいては、整合用マイクロストリップ線路１３の長さが
最低１／４波長必要であるため、インピーダンス変換装
置を小型化することができなかった。

また、この従来の回路は相反回路であるため゛、入出力
の電気的な分前が得られず、例えば出力線路１２に接続
された回路から反射がある場合は、その反射波がそのま
ま入力線路ＩＩへ現れることになる。この反射波を除去
するためには更にアイソレータを入出力間に設ける必要
があるという問題点があった。

本発明の目的は以上の問題点を解決し、従来の回路に比
較して小型化することができ、しかも人出力マイクロ波
線路間の電気的分離度か良好なインピーダンス変換装置
を提供することにある。

［問題点を解決するための手段］ 本発明は、ソース電極が入力マイクロ波線路に接続され
るゲート接地の第１の電界効果トランジスタと、上記第
１の電界効果トランジスタのドレイン電極にゲート電極
が接続されるとともに、ソース電極か出力マイクロ波線
路に接続されるドレイン接地の第２の電界効果トランジ
スタとを備えたことを特徴とする。

［作用コ 以上のように構成することにより、ゲート接地の第１の
電界効果トランジスタとドレイン接地の第２の電界効果
トランジスタが縦続接続され、この縦続接続された２個
の電界効果ｌ・ランジスタ回路によって、入力マイクロ
波線路と出力マイクロ波線路間の各特性インピーダンス
が整合される。

［実施例］ 隻べ肚散 第１図は本発明の一実施例である電界効果トランジスタ
（以下、ＦＥＴという。）を用いたインピーダンス変換
回路の基本回路の回路図である。第１図において、特性
インピーダンスＺ。、を有する入力マイクロ波線路２【
が相互コンダクタンスｇｍ、を有するゲート接地のＦ’
Ｅ’ｌ’２２のソースに接続され、該ＦＥＴ２２のドレ
インが抵抗値Ｒの利得調整用抵抗２３を介してアースに
接続されるとともに、相互コンダクタンスｇｍｔを有す
るドレイン接地のｒｉ’　Ｅ　’ｌ’　２４のゲートに
接続される。さらに、該Ｆ’ＥＴ２４のソースが特性イ
ンピーダンスＺＯ２を有する出力マイクロ波線路２５に
接続される。

ここで、Ｉ？’ＥＴ２２及び２４を相互コンダクタンス
のみで記述可能な理想的なＰＥＴであると考えろと、第
１図の回路のＳパラメータは次式のようになる。

Ｓ、、＝　　Ｏ・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・（２）さらに、ｇｌＬ　Ｚｏ
＋＝ｇｍｔＺｏｔ＝　１となるようにゲート接地のＦＥ
Ｔ２２およびドレイン接地のＦＥＴ２４の各ゲート幅を
設定すると、上記各Ｓパラメータは次式のようになる。

Ｓ　＋１＝　Ｓ　Ｉｔ＝　Ｓ　ｔｔ＝　Ｏ・・・・・・
・・・・・・・・・・・・・・・（５）Ｓｔ＋＝□　・
・・・・・・・・・・・・・・・・・（６）２ｒ書源■ このように、ｇｍ；Ｚｏ＋＝ｇｎｌｔＺｏｔ＝　１と設
定されｔこゲート接地のＦＥＴ２２およびドレイン接地
の１？　Ｅ　Ｔ　２４を縦続接続することにより、次の
ような効果が有る。

（１）人ツノ端反射係数Ｓ１１及び出力端反射係数Ｓ！
ｔがゼロとなるので、入出力線路間のインピーダンス整
合がとれろ。

（２）逆方向伝達係数８１．がゼロとなるので、入出力
線路間の電気的分離を行うことができる。

（３）正方向伝達係数Ｓ□が上記（６）式のように表わ
すことができるので、抵抗２３の抵抗値Ｒを変化するこ
とにより増幅利得を調整できる。なお、抵抗２３は利得
制御および広帯域化のために設けてあり、この抵抗２３
の抵抗値Ｒを無限大とし、すなわち抵抗２３を取り除い
ても、このインピーダンス変換回路は、上記（１）およ
び（２）の効果を・有する。

さらに、入出力マイクロ波線路２１及び２５間の間隔は
、従来例のように１／４波長の長さを必要とせず、ＦＥ
Ｔ２２，２４並びに抵抗２３　テ１Ｍ成される回路を一
般に小型化することかできる。

特に、上記回路をモノリシック化すれば、該インピーダ
ンス変換回路を従来例に比較して大幅に小型化すること
ができる。

第１の実施例 第２図は本発明の第１の実施例である入出力マイクロス
トリップ線路のインピーダンス変換のためのハイブリッ
ド集積回路の平面図であり、第２図において第１図と同
一のものについては同一の符号を付している。

第２図において、下表面に接地導体（図示せず）が形成
された誘電体基板１０の上表面上に、幅乙のマイクロス
トリップ線路！■と幅Ｃ１のマイクロストリップ線路１
２が各線路１１．＋２の長手方向に所定間隔だ（）離れ
て形成される。この線路１１及び１２の各端部１１ａ及
び１２ａ間の基板！０」二に、それぞれ所定間隔だけ離
れて略正方形状の導体１５及び１７が形成され、導体１
５と１７間が直流カット用デツプキャパシタ３３を介し
て接続される。線路１１の端部１１ａと導体Ｉ５の間の
２上板１０上に、パッケージに封入されたＦ　Ｅ　’１
’　３Ｉが載置され、また導・体１７と線路１２の端部
１２ａの間の基板ＩＯ上に、パッケージに封入されたＰ
Ｉ℃ｉ’　３２が１載置される。

導体１５及びＦＥＴ３２の図面下側の基板１０上に、そ
れぞれ導体１６及び１８が形成され、ＦＥ’ｒ３１及び
導体１７の図面下側にそれぞれ突出した突出部１４ａ及
び１４ｂを有する接地導体１４が、ＰＥ’ｌ”３１及び
３２並びに導体１６及び１８の図面下側の基板ＩＯ上に
形成される。この接地導体１４は所定の接続線（図示Ｕ
・ず）を介して基板ＩＯの下表面に形成された接地導体
に接続される。

また、導体１６及び１８にそれぞれドレインバイアス供
給用端子３８及び３９が接続される。

ＦＥ’ｌ”３１のソース端子か線路１１の端部１１ａに
接続され、またＦＥ’ｌ’３１のドレイン端子が導体１
５に接続され、さらにＦＥ’ｒ３１のゲート端子が接地
導体１４の突出部１４ａに接続される。

導体！５がデツプ抵抗３６を介して導体１６に接続され
、導体１６が高周波バイパス用チップキャパシタ３４を
介して接地導体１４に接続される。

また、導体１５が直流カット用チップキャパシタ３３を
介して導体１７に接続される。さらに、導体１７がデツ
プ抵抗３７を介して接地導体Ｉ４の突出部１４ｂに接続
され、導体１８が高周波バイパス用チップキャパシタ３
５を介して接地導体１４に接続される。

ＦＥＴ３２のゲート端子が導体１７に接続され、また、
該１？’　Ｅ’Ｉ’　３２のドレイン端子が導体１８に
接続され、さらに、該ＦＥ’ｒ３２のソース端子が線路
１２の端部１２ａに接続される。

以上のように構成することにより、ＦＥＴ３１のドレイ
ンがチップ抵抗３６及びチップキャパシタ３４を介して
高周波的に接地され、またＦＥＴ３２のドレインがチッ
プキャパシタ３５を介して高周波的に接地される。人力
マイクロストリップ線路１１に入力された信号がＦＥＴ
３１、チップキャパシタ３３及びＦ　Ｅ　’Ｉ”　３２
を介して出力マイクロストリップ線路１２に出力される
。ここで、第２図のハイブリッド集積回路の高周波等価
回路は、第１図のようになり、１；’Ｅ’Ｉ’３１およ
びＦＥ’１’　３２の相互コンダクタンスをｇｌＬＺａ
＋＝ｇｍｔＺｏｔ＝１のように設定することにより、上
述のように、入出力線路ＩＩ及び１２間のインピーダン
ス整合がとれ、特性インピーダンスの異なる人出力線路
１１及び１２間のインピーダンス変換を行うことができ
る。また、入出力線路１１及び１２間に、信号が一方向
しか伝達されない２個のＦＥＴ３１゜３２にてなるＦ　
Ｅ　’Ｉ”回路を挿入しているので、入出力線路１１及
び１２間の電気的な分離度が良好なインピーダンス変換
回路が得られる。

さらに、本回路における入出力線路１１，１２間の間隔
は、従来例のように１／４波長の長さを必要としないの
で、Ｉ”Ｅ’ｌ”　３１．３２　、チップキャパシタ３
３並びに導体１５．１７から構成される回路を小型化す
ることにより、該インピーダンス変換回路を従来例に比
較して小型化することができる。

なお、本実施例では、ＦＥＴ３１およびＦＥＴ３２間を
近接配置して集中定数的に接続しているが、マイクロ波
線路を介して接続することも可能である。このことは、
以下の実施例でも同様である。

第２の実施例 第３図（Ａ）は本発明の第２の実施例である入山力マイ
クロストリップ線路１１及び１２間のインピーダンス変
換のためのモノリシック集積回路の平面図、第３図（Ｉ
３）は第３図（Ａ）のＡ−Ａ’　線の縦断面図、第３図
（Ｃ）は第３図（Ａ）のＢ−ｎ’線の縦断面図である。

この第３図（Ａ）、（［３）及び（Ｃ）において、上述
の図面と同一のらのについては同一の符号を付している
。

第３図（Ａ）、（Ｂ）及び（ｃ）において、長方形状の
半絶縁性ＧａＡｓ半導体基板４０の下表面上に接地導体
６０が形成される。この半導体基板４ｏの図上左側の略
中央位置であって金属−半導体電界効果トランジスタ（
以下、ＭＥＳＦＥＴという。）４Ｉが形成される位置の
全面上に、半導体基板４０の上表面から不純物イオンを
注入して動作層４５を形成する。ＭｌシＳＦＥ’ｒ４１
のゲート電極４２か上記動作層４５の略中央位置に導体
６１と一体的に形成され、ここで、該ゲート電極４２の
平面形状は長手のゲート幅ｗ１とゲート長ｇ１の２辺を
ａする長方形状である。さらに、ソース７［ｉ極４３及
びドレイン電極４４が、上記ゲート電極４２を間にはさ
んで、それぞれゲート電極４２と所定の間隔だけ離れて
、上記動作層４５上にそれぞれ入力マイクロストリップ
線路の導体１１及び導体６２と一体的に形成される。こ
こで、ソース電極４３及びドレイン７［ｉ極４１１の各
平面形状は長方形状であって、該電極４３及び４４の長
手方向の辺が上記ゲートＴＬ極４２のゲート幅Ｗ、方向
の辺と平行している。

半導体基板４０内の動作層４５上に以上のように公知の
方法で形成されたゲート電極４２、ソース電極４３及び
ドレイン電極４４によって、ＭＥＳ［？’Ｅ’ｌ”４１
を構成している。

また、ＭＥＳＦ’ＥＴ４１の図上右下側の位置の半導体
基板４０の動作層５５上にＭＥＳＦＥＴ４Ｉと同様にゲ
ート電極５２、ソース電極５３及びドレイン電極５４を
備えるＭＥＳＰＥＴ５１が形成される。ここで、ゲート
７ｆｆ極５２の平面形状は長手のゲート幅Ｗｔとゲート
長ｇ、の２辺を有する長方形状であり、ソース電極５３
及びドレイン電極５４は、動作層５５上にそれぞれ出力
マイクロストリップ線路の導体１２及び導体６６と一体
的に形成される。

入力マイクロストリップ線路の導体１１ｈ＜ＭＥＳｒ；
’Ｅ’ｒ４１のソースＴｉ極４３の図上上側ニソース電
極４３と一体的に形成され、この導体１１の平面形状は
ゲート幅ｗ、の方向の幅ｇ、と長手の辺を有する長方形
状である。ここで、この導体１１の幅乙の一辺がソース
電極４３のゲート幅ｗ１方向の辺の中央部分と接続され
る。接地導体６１が、ＭＥＳＦＥ’ｌ’４１のゲート電
極４２及びドレイン電極４４の図上左側及び下側、並び
にＭＥＳＦＥＴ５１のドレイン電極５４の下側の半導体
基板４０の縁端部にゲート電極４２と一体的に形成され
、この接地導体６Ｉは所定の接続線（図示口゛ず）を介
して接地導体６０と接続される。なお、ここで接地導体
６１と接地導体６０間を公知のバイアホールに形成され
た導体を介して接続するようにしてらよい。

導体６２が、ドレイン電極４４の図上下側及び右・下側
の半導体基板４０上にドレイン電極４４と一体的に形成
される。この導体６２の平面形状は２個の長方形を組み
合わせたＬ字形であって、ゲート幅ｗ１の幅を有するＭ
ＥＳＰＥＴ４１側の長方形部６２ａとＭＥＳＦ’Ｅ’ｌ
’５１側の長方形部６２ｂから構成される。導体６２の
長方形部６２ａの図上下側の接地導体６１上及び接地導
体６１の近傍部分の半導体基板４０上に、長方形状の誘
電体にてなる絶縁体層６４が形成され、さらに該絶縁体
層６４と導体６２の長方形部６２ａとの間の絶縁体層６
４の近傍部分の半導体基板４０上、並びに絶縁体層６４
上に、導体６３が形成される。この導体６３、絶縁体層
６４及び接地導体６Ｉにより、金属−絶縁体−金属キャ
パシタ（以下、ＭＩＭ”ｌ−ヤバシタという。）６８を
構成している。この導体６３にバイアス接続端子３８が
接続される。

導体６３の半導体基板４０上の端部６３ａから導体６２
の長方形部ｆ３２ａの図上下側端部Ｇ２ａａまでの半導
体基板４０内に予め不純物イオンが注入され、これによ
って抵抗体４６が形成される。

従って、導体６２が抵抗体４Ｇ、導体６３、絶縁体層６
４を介して接地導体６１に接続される。

導体６２の長方形部６２ｂの端部の下側であって半導体
基板４０上に、長方形状の導体６５がＭＥＳＩ；’ＥＴ
５１のゲート電極５２と一体的に形成され、ここで、導
体６５はゲート電極５２のゲート長ｇ、の一辺と接続さ
れる。この導体６５と導体６２の長方形部６２ｂとの間
に誘電体にてなる絶縁体層（図示せず）が形成され、こ
の絶縁体層、導体６２及び６５によってＭ　Ｉ　Ｍキャ
パシタ７０を＋ｌｌｌｆｆ成している。従って、導体６
２が絶縁体層を介して導体６５に接続される。

導体６５の図上下側端部６５ａから接地導体６１の上記
端部Ｇ５ａ側の近傍部分６１ａまでの半導体基板４０内
に予め不純物イオンが注入され、これによって低抗体４
７が形成される。従って、導体６５が低抗体４７を介し
て接地導体６Ｉに接続される。

ＭＥＳＦ’ＥＴ５１のドレイン電極５４の図」二下側の
接地導体６１上並びに該接地導体６１とドレイン７Ｌｌ
極５４との間の半導体基板４０上に、誘電体にてなる絶
縁体層６７か形成され、さらに、ゲート幅Ｗ、を有する
長方形状の導体６６がこの絶縁体層６７上にドレイン電
極５４と一体的に形成される。この導体６Ｇ、絶縁体層
６７及び接地導体６１によってＭＩＭキャパシタ６９を
形成しており、これによって、ＭＥＳＦＥＴ５１のドレ
イン電極５４が導体６６及び絶縁体層６７を介して接地
導体６１に接続される。さらに、この導体６６にバイア
ス接続端子３９が接続される。

出力マイクロストリップ線路の導体１２が、ソース電極
５３の図上上側及び右上側の半導体７；Ｈ板４０上にソ
ース電極５３と一体的に形成されろ。

ここで、導体１２の平面形状はゲート長ｇ、方向の幅Ｑ
２を有する略長方形状であって、該導体１２のゲート幅
Ｗ、方向の辺の一部がソースＴＬｉ５３と接続され、良
好な入出力の電気的分離を得るために導体１２の導体ｌ
ｌ側の部分が可能な限り導体Ｉｌと離れるようにカット
された形状となっている。

従って、導体Ｉ２がソース電極５３と接続され、幅ｇ、
を有する導体１２がこのインピーダンス変換回路の出ツ
ノマイクロストリップ線路として用いられる。

以上のように構成ずろことにより、特性インピーダンス
の異なる入出力マイクロストリップ線路１１及び１２間
のインピーダンス変換回路を構成ずろことができるとと
もに、この第２の実施例のモノリシック集積回路の高周
波等価回路は第１図のようになり、上述の第１の実施例
と同様の効果を有する。

第３の実施例 第４図（Ａ）は本発明の第３の実施例である入出力コプ
レナー線路７１及び７２のインピーダンス変換のための
モノリシック集積回路の平面図であり、第４図ＣＥＪ３
）は第４図（Ａ）のＣ−Ｃ″線の縦断面図である。なお
、第４図（Ａ）の八−Δ′線の縦断面図は、接地導体６
０が形成されず、導体１１が導体７３となることを除い
て第３図（Ｉ３）と同様である。この第４図（Ａ）及び
（Ｂ）において、」二連の図面と同一のものについては
同一の符号を付している。

この第３の実施例の回路が第２の実施例の回路と異なる
のは、 （１）入出力マイクロストリップ線路１１及びＩ２が人
出力コプレナー線路７Ｉ及び７２にとって代わったこと
、 （２）ＭＥ　Ｓ　Ｆ　Ｅ’ｌ”　５１が、２個のゲート
？Ｉｉ極５２ａ、５２ｂ、２個のドレイン電極５４ａ、
５４ｂ並びにソース電極５２ａを有するＭ　Ｅ　Ｓ　Ｆ
　Ｅ　１’　５１　ａにとって代わったこと、 （３）上記（１）によって導体１１が導体７３にとって
代わり、また、導体１２が導体７５にとって代わり、さ
らに接地導体６１が接地導体７４ａ及び７１１ｂにとっ
て代わったこと、 （４）上記（２）によって２個のドレイン電極５４ａ。

５４ｂにそれぞれ接続される２個のＭＩＭキャパシタ６
９ａ及び６９ｂが形成されたこと、並びに（５）半導体
基板４０の下表面に接地導体６ｏが形成されないことで
ある。以下、上記の相違点について詳細に説明する。

導体７３が、ＭＥＳＦＥ’ｒ４１のソース電極４３の図
上上側の半導体基板４０上にソース電極４３と一体的に
形成され、この導体７３の平面形状はゲート幅ｗ１方向
の幅ａ、と長手の辺を有する長方形状である。ここで、
この導体７３の幅Ｑ３の一辺がソース電極４３のゲート
幅ｗ１方向の辺の中央部分と接続される。接地導体７４
ａが、半導体基板４０の図上左端縁部及びＭＥＳＦＥ’
ｒｌ　＋及び５１ａの下側全面上にゲート電極４２及び
接地導体７４ｂと一体的にかつ導体７３．７５及び接地
導体７４ｂと共平面関係で形成される。この接地導体７
４ａは導体７３と所定の間隔ｇ、たけ離れて形成される
とと乙に、ゲート電極４２のゲート長ｇ＋方向の一辺と
接続される。

また第３図（［３）と同（、ｐに、ＭＥＳＦＥＴ４１の
ドレイン電極４４の図上下側の接地導体６１上に絶縁体
層６４が形成され、導体６３、絶縁体層６４及び接地導
体７４ａによってＭＩＭキャパシタ６８を構成している
。

さらに、接地導体７４ｂがＭＥＳＦＥ’ｌ’４１の図」
二右側及びＭＥＳＩ；’Ｅｉ’５１ａの上側の半導体基
板４０上に、ゲート電極４２及び接地導体７４ａと一体
的にかつ導体７３．７５及び接地導体７４ａと共平面関
係で形成される。この接地導体７４ｂは、導体７３と所
定の間隔ａ４だけ離れて形成されるととらに、ゲート電
極４２のゲート長ｇ、方向の他辺と接続されろ。ここで
、上述の導体７３と接地導体７４ａ及び７４ｂによって
人力コプレナー線路７１を＋１−１成している。

上述の第２の実施例のＭＥ　Ｓ　Ｆ　Ｅ　’！”　５１
の位置と同一の位置の半導体基板４０の上表面から不純
物イオンを注入して動作層５５ａを形成した後、２個の
ゲート電極５２ａ及び５２ｂが、ソース電極５３ａか形
成される上記動作層５５ａの略中央位置からそれぞれ所
定間隔離れて、上記動作層５５゜上に導体６５と一体的
に形成される。ここで、該ゲート電極５２ａ、５２ｂの
各平面形状は、長手のゲート幅Ｗ、の辺とゲート長ｇ、
の辺を自°する長方形状であって、該ゲート電極５２ａ
、５２ｂのゲート幅の辺は出力コプレナー線路７２の導
体７５の長手方向の辺と平行しており、各ゲート電極５
２ａ。

５２ｂのゲート長ｇ、方向の各−辺が上述の導体６５゛
と接続される。

さらに、ソース電極５３ａが、上記両ゲート電極５２ａ
、５２ｂを間にはさんでかつ所定間隔だけ離れて上記動
作層５５ａ上に導体７５と一体的に形成される。該ソー
ス電極５３ａの平面形状は長方形状であって、該電極５
３ａの長手方向の辺が上記ゲートｆｉ＋ｕ５２ａと５２
ｂのゲート幅Ｗ、方向の辺と平行している。また、２個
のドレイン電極５４ａ及び５４ｂが、ソース電極５３ａ
が形成された側と反対側である上記両ゲート電極５２ａ
と５２ｂの外側に、それぞれ上記ゲート７ＩＸｆ’Ｏ５
２ａと５２ｂと所定間隔離れて上記動作層５５ａ上に、
それぞれ導体Ｇ６ａ及びｆ３Ｇｂと一体的に形成される
。該ドレイン電極５４ａ、５４ｂの平面形状は長方形状
であって、該電ＩＭ５４ａ、５４ｂの長手方向の辺が上
記ゲート１１ｉ極５２ａ、５２ｂの長手のゲート幅Ｗ。

方向の辺と平行している。

ＭＥＳＦＥ７１’５１ａのドレイン電極５４ａの図上下
側及び５４ｂの図面上側の各接地導体７４ａ及び７４ｂ
上、並びに該接地導体７４ａ、７４ｂと各ドレイン７ｔ
ｉ極５４ａ、５４ｂ間の半導体基板４０上に、それぞれ
誘電体にてなる絶縁体層６７ＸＩ及び６７ｂが形成され
、さらに、ゲート幅Ｗ、を有する長方形状の導体６６ａ
及び６６ｂが、それぞれ絶縁体層６７ａ及び６７ｂ上に
ドレイン電極５４ａ及び５４ｂと一体的に形成される。

この導体６６ａ、絶縁体層（ｉ７ａ及び接地導体７４ａ
によって、ＭＩＭキャパシタＧ９ａを形成しており、こ
れによってＭＥＳＦＥ’ｒ５１ａのドレインｍ４ｕ５４
ａが導体６６ａ及び絶縁体層６７ａを介して接地導体７
４ａに接続される。また同様に、ＭＩＭキャパシタ６９
ｂが形成され、ＭＥＳＦＥＴ５１ａのドレイン電極５４
ｂが導体６６ｂ及び絶縁体層６７ｂを介して接地導体７
４ｂに接続される。なお、バイアス接続端子３９が導体
ＧＧａに接続される。

またさらに、上記ゲート電極５２ａ、５２ｂ、ドレイン
電極５４ａ、５４ｂ及びソース電極５３ａのゲート幅Ｗ
、方向の略中央部分及びその近傍の導体６６ａ及び（ｉ
ｅｂ上に、例えば５ｉｆｔ、Ｓ　ｉＮ　％又はフォトレ
ジスト（この場合は後で除去）にてなる絶縁体層９０を
形成した後、絶縁体層９０を介してゲートＴｒｉ極５２
ａ、５２ｂ及びソース電極５３ａと絶縁された接続導体
７６が、上記絶縁体層９０上及び導体６６ａ及び６６ｂ
の該絶縁体層９０の近傍部分上に形成され、上記導体６
６ａ及び６６ｂが該接続導体７６を介して電気的に接続
される。

以上のように、半導体基板４０内の動作層５５ａ上に公
知の方法で形成された、ドレイン電極５４　ａ、　５４
　ｂ、ゲート電極５２ａ、５２ｂ及びソース電ｔｉｕ５
３ａによ′って、ＭＥＳＦＥ’ｌ’５１ａを構成してい
る。

導体７５が接地導体７４ａ及び７４ｂと所定の間隔Ｑ８
たけ離れてソース７１極５３ａと一体的にかつ接地導体
７’４ａ、７４ｂと共平面関係で形成される。

導体７５の平面形状は、所定の幅１２．を有する長方形
状であって、該導体７５のゲート長ｇ、方向の幅の一辺
がソース７１極５３ａと接続される。この導体７５と接
地導体７４ａ及び７４ｂによって、出力コプレナー線路
７２を構成している。

以上のように構成することにより、特性インピーダンス
の異なる人出力コプレナー線路７１及び７２間のインピ
ーダンス変換回路を構成することができるとともに、こ
の第３の実施例のモノリシック集積回路の高周波回路は
第１図のようになり、上述の第１の実施例と同様の効果
をｒＴする。

第４の実施例 第５図は本発明の第４の実施例である入出カスロット線
路８１及び８２のインピーダンス変換のためのモノリシ
ック集積回路の平面図であり、この第５図において、上
述の図面と同一の乙のについては同一の符号を付してい
る。

この第４の実施例の回路が第２の実施例の回路と異なる
のは、 （１）入出力マイクロストリップ線路１１及び１２が入
出カスロット線路８１及び８２にとって代わったこと、 （２）上記（１）によって、導体）１が導体８３にとっ
て代わり、また導体！２が導体８５にとって代わり、さ
らに接地導ｔ、）ｆ、６１が接地導体８４にとって代わ
ったこと、並びに、 （３）半導体基板４０の下表面に接地導体６０が形成さ
れないことである。以下、上記の相違点について詳細に
説明する。

導体８３が、ＭＥＳＦＥＴ４１のソース電極４３の図上
上側及び左上側の半導体基板４０上に接地導体８４と所
定間隔Ｑ、たけ離れて、ソース電極４３と一体的にかつ
接地導体８４と共平面関係で形成される。この導体８３
の平面形状は上記間隔ａ７よりら十分に広いゲート長ｇ
、方向の幅を有する略長方形状であって、良好な人出ツ
ノ分離度を得る小、−１＋−Ｉ＋＋−４−＋７＋＋＋１
ｍ　＋ＰＴ１１−　ＯＣＬ　’；ａｈヒ？Ｆ　ｍａｌ　
ｈ　６ｆｆｉ　ｈ　　Ｘ　　ｌ・Ａに、導体８３の図上
右側の一部がカットされた形状である。また、接地導体
８４が第２の実施例の接地導体６１と同様に形成される
ほか、半導体基板４０の図上布下側の縁端部において導
体８５と所定の間隔１２８だけ離れてかつ導体８５と共
平面関係で形成される。この導体８３と接地導体８４に
よって人力スロット線路８１を構成している。

さらに、導体８５がソース電極５３の図上上側及び右」
二側の半導体基板４０上にソース電極５３と一体的にか
つ接地導体８４と共平面関係で形成される。ここで、導
体８５の平面形状は幅ａｌｌよりも十分に広いゲート長
ｇｔ方向の幅を有する略長方形状であって、該導体８５
のゲート幅Ｗ、方向の辺の一部がソース電極と接続され
、良好な入出力の電気的分離を得るた控に、導体８５の
導体８３側の部分が可能な限り導体８３と離れるように
カットされた形状となっている。この導体８５と接地導
体８４とで出力スロット線路８２を４７４成している。

以上のように構成することにより、特性インビ−ダンス
の異なる入出カスロット線路８Ｉ及び８２間のインピー
ダンス変換回路を構成することができるとともに、この
第４の実施例のモノリシック集積回路の高周波回路は第
１図のようになり、上述の第１の実施例と同様の効果を
有する。

以上の第４の実施例において、出力コプレナー線路８２
の導体８５をＭＥＳＦＥＴ５１（７）図上上側に形成し
ているが、これに限らず、より良好な入出力の電気的分
離を得るため、ＭＥＳＦＥＴ５１のソース電極５３とド
レイン電極５４をゲート電極５２を間にして逆に形成し
、ＭＥＳＴ？’ＥＴ５１の図上上側にＭＩＭキャパシタ
６９を介してドレイン電極５４に接続される接地導体８
４を形成し、一方、ＭＥＳＦＥＴ５１の図上下側にソー
ス電極５３に接続される導体８５を形成するようにして
もよい。

仇Δ蕊籠五 以上の実施例において、インピーダンス変換を行う能動
素子としてＭＥＳＩ？’ＥＴを用いているが、これに限
らず、その他の種類のＦＥＴを用いてらよい。また、人
出力線路としてマイクロストリップ線路、スロット線路
又はコプレナー線路を用いているが、これに限らず、そ
の他のマイクロ波線路を用いてもよい。

さらに、以上の実施例において、上記人出力線路を、互
いに特性インピーダンスの異なるマイクロ波線路として
いるが、これに限らず、特性インピーダンスの同一の入
出力マイクロ波線路を用いて上記インピーダンス変換回
路を構成し、上記インピーダンス変換回路を例えばアイ
ソレータとして用いてもよい。

［発明の効果］ 以上詳述したように本発明によれば、ゲート接地の第１
の電界効果トランジスタとドレイン接地の第２の電界効
果トランジスタとを縦続接続することによって、入出力
マイクロ波線路間のインピーダンス整合がとれ、かつ入
出力間の電気的分離が良好なマイクロ波線路間のインピ
ーダンス変換回路を実現できる。また、本発明の回路は
入出力間のアイソレータとしての機能を合わ仕持ち、か
つ従来例に比較して極めて小形にできるため、各種モノ
リシックマイクロ波・ミリ波集積回路への応用がきわめ
て有効である。

【図面の簡単な説明】

第１図は本発明の一実施例であるＰＥＴを用いたインピ
ーダンス変換回路の基本回路の回路図、第２図は本発明
の第１の実施例である入出力マイクロストリップ線路間
のインピーダンス変換のためのハイブリッド集積回路の
平面図、第３図（Ａ）は本発明の第２の実施例である入
出力マイクロストリップ線路間のインピーダンス変換の
ためのモノリシック集積回路の平面図、第３図（Ｉ３）
は第３図（Ａ）のΔ−Ａ°線の縦断面図、 第３図（Ｃ）は第３図（Ａ）のｎ−ｎ’線の縦断面図、 第４図（Ａ）は本発明の第３の実施例である入出力コプ
レナー線路のインピーダンス変換のためのモノリンツク
集積回路の平面図、 第４図（Ｂ）は第４図（Ａ）のｃ−ｃ’線の縦断面図、 第５図は本発明の第４の実施例である入出カスロット線
路間のインピーダンス変換のためのモノリシック集積回
路の平面図、 第６図は従来例のインピーダンス変換回路の平面図であ
る。 ２１・・・入力マイクロ波線路、 ２２．２４・・・電界効果トランジスタ（Ｉ”ＥＴ）、
２３・・・１氏抗、 ２５・・・出力マイクロ波線路。 特許出願人　株式会社エイ・ティ・アール光電波通信研
究所

Claims (1)

【特許請求の範囲】
1. （１）ソース電極が入力マイクロ波線路に接続されるゲ
   ート接地の第１の電界効果トランジスタと、上記第１の
   電界効果トランジスタのドレイン電極にゲート電極が接
   続されるとともに、ソース電極が出力マイクロ波線路に
   接続されるドレイン接地の第２の電界効果トランジスタ
   とを備えたことを特徴とするインピーダンス変換装置。