JPS63186445A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63186445A JPS63186445A JP1925687A JP1925687A JPS63186445A JP S63186445 A JPS63186445 A JP S63186445A JP 1925687 A JP1925687 A JP 1925687A JP 1925687 A JP1925687 A JP 1925687A JP S63186445 A JPS63186445 A JP S63186445A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- channel region
- cell
- regions
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特にゲートアレイ
方式で設計される半導体集積回路装置に関する。
方式で設計される半導体集積回路装置に関する。
従来のゲートアレイ方式による半導体集積回路装置では
、ゲートアレイの下地忙標準化された配線チャネル領域
があらかじめ設計されている。例えば、第３図に示す様
に基本セル３１をアレイ状に複数個配列したセルアレイ
３２とセルアレイ３３との間に配線チャネル領域３５が
あシ、配線チャネル領域３５に配線チャネル３７が構成
されている。またセルアレイ３２とセルアレイ３３との
間の配線チャネル領域３５の配線チャネル３７０本数ト
セルアレイ３３とセルアレイ３４との間の配線チャネル
領域３６の配線チャネル３８の本数が同数本であるよう
に構成されていた。
、ゲートアレイの下地忙標準化された配線チャネル領域
があらかじめ設計されている。例えば、第３図に示す様
に基本セル３１をアレイ状に複数個配列したセルアレイ
３２とセルアレイ３３との間に配線チャネル領域３５が
あシ、配線チャネル領域３５に配線チャネル３７が構成
されている。またセルアレイ３２とセルアレイ３３との
間の配線チャネル領域３５の配線チャネル３７０本数ト
セルアレイ３３とセルアレイ３４との間の配線チャネル
領域３６の配線チャネル３８の本数が同数本であるよう
に構成されていた。
上述した従来のゲートアレイ方式の半導体集積回路装置
では、配線チャネル領域３５の配線チャネル３７がどの
配線チャネル領域に於いても、同数本になっている為、
ゲートアレイで設計したい回路を自動レイアウトする際
には、チップの中央部分から配置及び配線がされるので
、チップの中央部分釦於いては、配線が混雑し配線チャ
ネル数の不足により、自動で配線できなくなり、人手に
よるレイアウトを必要とし、設計期間が増加してしまう
という欠点がある。
では、配線チャネル領域３５の配線チャネル３７がどの
配線チャネル領域に於いても、同数本になっている為、
ゲートアレイで設計したい回路を自動レイアウトする際
には、チップの中央部分から配置及び配線がされるので
、チップの中央部分釦於いては、配線が混雑し配線チャ
ネル数の不足により、自動で配線できなくなり、人手に
よるレイアウトを必要とし、設計期間が増加してしまう
という欠点がある。
本発明の特徴は、論理を構成するセルトランジスタ群が
１次元方向に規則的に配列されてなるセル領域と、各セ
ル間の配線に供される配線領域の 。
１次元方向に規則的に配列されてなるセル領域と、各セ
ル間の配線に供される配線領域の 。
区別が明らかなゲートアレイ方式の半導体集積回路装置
費に於いて、配線チャネル領域の配線チャネル数が配線
チャネル領域によって異なることにある。
費に於いて、配線チャネル領域の配線チャネル数が配線
チャネル領域によって異なることにある。
次に、本発明について跡面を参照して説明する。
第１図は、本発明の一実施例の構成図である。
このＩＣは基本セル１１をアレイ状に複数個配列したセ
ルアレイ１２とセルアレイ１３との間の配線チャネル領
域１５の配線チャネル１７の本数とセルアレイ１３とセ
ルアレイ１４との間の配線チャネル領域１６の配線チャ
ネル１８０本数とが異なる形で構成される。
ルアレイ１２とセルアレイ１３との間の配線チャネル領
域１５の配線チャネル１７の本数とセルアレイ１３とセ
ルアレイ１４との間の配線チャネル領域１６の配線チャ
ネル１８０本数とが異なる形で構成される。
第２図は本発明による構成を実際のチップに適用した例
を示している。本実施例によると、チップ中央部分の配
線チャネル領域２３の配線チャネル数が、チップ中央部
分以外の配線チャネル領域２４の配線チャネル数よシ多
い下地が得られる。
を示している。本実施例によると、チップ中央部分の配
線チャネル領域２３の配線チャネル数が、チップ中央部
分以外の配線チャネル領域２４の配線チャネル数よシ多
い下地が得られる。
このような構成とすることによシ、チップ中央部分から
配置及び配線され、チップ中央部分で配線が混雑したと
しても、チップ中央部分の配線チャネル領域２３の配線
チャネル数がチップ中央部分以外の配線チャネル領域２
４の配線チャネル数よりも多いので、配線の効率がよく
なり自動によるレイアウトが可能になる。よって設計期
間を短かくできる効果が生じる。又、人手によるレイア
ウトは不要となる為、品質の向上、均一化が計れる。
配置及び配線され、チップ中央部分で配線が混雑したと
しても、チップ中央部分の配線チャネル領域２３の配線
チャネル数がチップ中央部分以外の配線チャネル領域２
４の配線チャネル数よりも多いので、配線の効率がよく
なり自動によるレイアウトが可能になる。よって設計期
間を短かくできる効果が生じる。又、人手によるレイア
ウトは不要となる為、品質の向上、均一化が計れる。
以上説明したように、本発明は基本セルをアレイ状に複
数個配列したセルアレイの間の配線チャネル領域の配線
チャネル数を配線チャネル領域によって異なる構成にす
れば、チップ中央部分の配線チャネル領域の配線チャネ
ル数をチップ中央部分以外の配線チャネル領域の配線チ
ャネル数より多くすることが可能となり、よってレイア
ウトによる配線処理の効率がよくなシ、完全自動化とな
る効果を有する。
数個配列したセルアレイの間の配線チャネル領域の配線
チャネル数を配線チャネル領域によって異なる構成にす
れば、チップ中央部分の配線チャネル領域の配線チャネ
ル数をチップ中央部分以外の配線チャネル領域の配線チ
ャネル数より多くすることが可能となり、よってレイア
ウトによる配線処理の効率がよくなシ、完全自動化とな
る効果を有する。
第１図及び第２図は本発明の一実施例を示すＩＣチップ
の平面図、第３図は従来例を示す平面図である。１１・
・・・・・基本セル、１２，１３．１４・・・・・・セ
ルアレイ、１５．１６・・・・・・配線チャネル領域、
１７゜１８・・・・・・配線チャネル、２１・・・・・
・ポンディングパッド、２２・・・・・・セルアレイ、
２３・・・・・・チップ中央部分の配線チャネル領域、
２４・・・・・・チップ中央部分以外の配線チャネル領
域、３１・・・・・・基本セル、３２．３３．３４・・
・・・・セルアレイ、３５．３６・・・・・・配線チャ
ネル領域、３７．３８・・・・・・配線チャネル。 −７−へ＼ 代理人 弁理士 内 原 晋 −□゛′、第１図
の平面図、第３図は従来例を示す平面図である。１１・
・・・・・基本セル、１２，１３．１４・・・・・・セ
ルアレイ、１５．１６・・・・・・配線チャネル領域、
１７゜１８・・・・・・配線チャネル、２１・・・・・
・ポンディングパッド、２２・・・・・・セルアレイ、
２３・・・・・・チップ中央部分の配線チャネル領域、
２４・・・・・・チップ中央部分以外の配線チャネル領
域、３１・・・・・・基本セル、３２．３３．３４・・
・・・・セルアレイ、３５．３６・・・・・・配線チャ
ネル領域、３７．３８・・・・・・配線チャネル。 −７−へ＼ 代理人 弁理士 内 原 晋 −□゛′、第１図
Claims (1)
- 論理を構成するセルトランジスタ群が１次元方向に規則
的に配列されてなるセル領域と、各セル間の配線に供さ
れる配線領域の区別が明らかなゲートアレイ方式の半導
体集積回路装置に於いて、配線チャネル領域の配線チャ
ネル数が配線チャネル領域によって異なることを特徴と
する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1925687A JPS63186445A (ja) | 1987-01-28 | 1987-01-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1925687A JPS63186445A (ja) | 1987-01-28 | 1987-01-28 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63186445A true JPS63186445A (ja) | 1988-08-02 |
Family
ID=11994350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1925687A Pending JPS63186445A (ja) | 1987-01-28 | 1987-01-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63186445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5624667A (en) * | 1992-06-03 | 1997-04-29 | Ishihara Sangyo Kaisha, Ltd. | Titanium oxide particles and method of producing same |
-
1987
- 1987-01-28 JP JP1925687A patent/JPS63186445A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5624667A (en) * | 1992-06-03 | 1997-04-29 | Ishihara Sangyo Kaisha, Ltd. | Titanium oxide particles and method of producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412237A (en) | Semiconductor device | |
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| EP0210397A1 (en) | LSI circuits adaptable for custom design methods | |
| JPH0519989B2 (ja) | ||
| JPH0785490B2 (ja) | 集積回路装置 | |
| JP3180612B2 (ja) | 半導体集積回路 | |
| JPS63186445A (ja) | 半導体集積回路装置 | |
| US4791609A (en) | Semiconductor integrated circuit device | |
| USH512H (en) | Automated universal array | |
| JP2702156B2 (ja) | 半導体集積回路装置 | |
| JPH01161729A (ja) | 半導体集積回路装置 | |
| JPH0645565A (ja) | 集積回路装置 | |
| JPH02201958A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JP2682210B2 (ja) | ゲートアレイ方式半導体集積回路 | |
| JPH01117341A (ja) | 半導体装置 | |
| JP2679034B2 (ja) | 半導体集積装置 | |
| KR100249717B1 (ko) | 고정 배선에 의해 기능 블록을 접속하는 게이트 어레이 시스템 및 그 래이아웃 방법 | |
| JPH0260148A (ja) | 半導体集積回路装置 | |
| JPH0560666B2 (ja) | ||
| JPH01204445A (ja) | 半導体集積回路 | |
| JPS6115346A (ja) | 半導体論理集積回路装置 | |
| JPS59132144A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6248043A (ja) | 半導体集積回路 | |
| JPH0831580B2 (ja) | 集積回路の配置設計方法 | |
| JPH0590499A (ja) | 集積回路装置 |