JPS63182550U - - Google Patents

Info

Publication number
JPS63182550U
JPS63182550U JP7406887U JP7406887U JPS63182550U JP S63182550 U JPS63182550 U JP S63182550U JP 7406887 U JP7406887 U JP 7406887U JP 7406887 U JP7406887 U JP 7406887U JP S63182550 U JPS63182550 U JP S63182550U
Authority
JP
Japan
Prior art keywords
circuit device
voltage detection
detection circuit
transistor
utility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7406887U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7406887U priority Critical patent/JPS63182550U/ja
Publication of JPS63182550U publication Critical patent/JPS63182550U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【図面の簡単な説明】
第1図から第3図が本考案に関し、第1図は本
考案による電圧検出回路装置の原理回路図、第2
図は第1図の回路を集積回路に組み込んだ例を示
す本考案装置の縦断面図、第3図はその平面図で
ある。第4図は従来から電圧検出回路装置に用い
られて来た差動回路の回路図である。図において
、 1:基板、2:埋込拡散層、3:エピタキシヤ
ル層、4:分離層、5:絶縁膜、10:電圧検出
用npnトランジスタ、11:ベース層、12:
エミツタ層、13:コレクタ接続層、20:ポリ
シリコン抵抗、21:ポリシリコン層、22,2
3:ポリシリコン層の接続部、30:入力抵抗、
31:抵抗層、32,33:抵抗層の接続部、4
0:負荷抵抗、41:抵抗層、42,43:抵抗
層の接続部、B:ベース、C:コレクタ、E:エ
ミツタ、Rc:ポリシリコン抵抗の抵抗値、Ri
:入力抵抗の抵抗値、Vb:ベース電圧、Vi:
検出すべき入力電圧、Vo:検出出力、Vr:基
準電位ないしは基準電位点、である。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) エミツタが基準電位点に接続されたバイポ
    ーラトランジスタと、該トランジスタのベース・
    エミツタ間に接続された温度補償用のポリシリコ
    ン抵抗とを備えてなり、トランジスタのベースに
    検出すべき電圧を入力抵抗を介して与え、トラン
    ジスタのコレクタ側から検出出力信号を取り出す
    ようにしたことを特徴とする電圧検出回路装置。 (2) 実用新案登録請求の範囲第1項記載の装置
    において、トランジスタがエミツタ接地された単
    一のnpnトランジスタであることを特徴とする
    電圧検出回路装置。 (3) 実用新案登録請求の範囲第1項記載の装置
    において、トランジスタが集積回路装置内に組み
    込まれ、ポリシリコン抵抗が集積回路装置内のト
    ランジスタ領域間を分離する分離領域上に絶縁膜
    を介して設けられることを特徴とする電圧検出回
    路装置。 (4) 実用新案登録請求の範囲第1項記載の装置
    において、入力抵抗が拡散抵抗であることを特徴
    とする電圧検出回路装置。 (5) 実用新案登録請求の範囲第1項記載の装置
    において、集積回路装置がBiMOS回路装置で
    あることを特徴とする電圧検出回路装置。
JP7406887U 1987-05-18 1987-05-18 Pending JPS63182550U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7406887U JPS63182550U (ja) 1987-05-18 1987-05-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7406887U JPS63182550U (ja) 1987-05-18 1987-05-18

Publications (1)

Publication Number Publication Date
JPS63182550U true JPS63182550U (ja) 1988-11-24

Family

ID=30918955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7406887U Pending JPS63182550U (ja) 1987-05-18 1987-05-18

Country Status (1)

Country Link
JP (1) JPS63182550U (ja)

Similar Documents

Publication Publication Date Title
JPS63182550U (ja)
JPH0418459B2 (ja)
JP3088815B2 (ja) フォトトランジスタ
JP2587424B2 (ja) 半導体集積回路装置の製造方法
JPH069208B2 (ja) 半導体装置
JPS6331941B2 (ja)
JPH0453103B2 (ja)
JPS61158725U (ja)
JPH0390458U (ja)
JPH0438529Y2 (ja)
JPS5832662U (ja) 半導体装置
JPH0132666B2 (ja)
JPS61174236U (ja)
JPH0292202U (ja)
JPS61158726U (ja)
JPS61114853U (ja)
JPS61168654U (ja)
JPH0342580U (ja)
JPS6271534U (ja)
JPH05243503A (ja) 半導体集積回路
JPS62162853U (ja)
JPS62163766U (ja)
JPS6359348U (ja)
JPH0455143U (ja)
JPH0147929B2 (ja)