JPH0455143U - - Google Patents
Info
- Publication number
- JPH0455143U JPH0455143U JP9654290U JP9654290U JPH0455143U JP H0455143 U JPH0455143 U JP H0455143U JP 9654290 U JP9654290 U JP 9654290U JP 9654290 U JP9654290 U JP 9654290U JP H0455143 U JPH0455143 U JP H0455143U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- substrate
- capacitance
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
第１図は本考案の一実施例を示す図、第２図は
従来の構造を示す図である。 １……半導体基板、２……半導体層、３……絶
縁層、４……金属配線。
従来の構造を示す図である。 １……半導体基板、２……半導体層、３……絶
縁層、４……金属配線。
Claims (1)
- 【実用新案登録請求の範囲】 半導体集積回路の配線構造において、 半導体基板上に、基板とは極性が異なり、電位
の定らない半導体層を設け、その上に絶縁膜を設
け、その上に配線を設け、上記基板と上記半導体
層とのＰ−Ｎ接合の容量が上記絶縁層の容量に直
列接続するごとくしたことを特徴とする半導体集
積回路の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9654290U JPH0455143U (ja) | 1990-09-17 | 1990-09-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9654290U JPH0455143U (ja) | 1990-09-17 | 1990-09-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0455143U true JPH0455143U (ja) | 1992-05-12 |
Family
ID=31836168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9654290U Pending JPH0455143U (ja) | 1990-09-17 | 1990-09-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0455143U (ja) |
-
1990
- 1990-09-17 JP JP9654290U patent/JPH0455143U/ja active Pending