JPH0292202U - - Google Patents
Info
- Publication number
- JPH0292202U JPH0292202U JP21289U JP21289U JPH0292202U JP H0292202 U JPH0292202 U JP H0292202U JP 21289 U JP21289 U JP 21289U JP 21289 U JP21289 U JP 21289U JP H0292202 U JPH0292202 U JP H0292202U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- microwave integrated
- monolithic microwave
- adjustment means
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Junction Field-Effect Transistors (AREA)
- Waveguide Connection Structure (AREA)
- Microwave Amplifiers (AREA)
Description
第1図は、この考案にかかるバイアス調整手段
の同一基板上に設けたモノリシツクマイクロ波集
積回路のバイアス調整手段を直列に接続した抵抗
で構成した一実施例の図、第2図は第1図に示し
たこの考案にかかるバイアス調整手段を同一基板
上に設けたモノリシツクマイクロ波集積回路の接
続を示す図、第3図はこの考案にかかるバイアス
調整手段を同一基板上に設けたモノリシツクマイ
クロ波集積回路のバイアス調整手段を並列に接続
した抵抗で構成した一実施例の図、第4図は第3
図に示したこの考案にかかるバイアス調整手段を
同一基板上に設けたモノリシツクマイクロ波集積
回路の接続を示す図、第5図は従来のモノリシツ
クマイクロ波集積回路の実施例を示す図、第6図
は、第5図に示す従来のモノリシツクマイクロ波
集積回路の接続を示す図である。 図中、1はFET餘、2は接地用バイアホール
、3は信号用メインライン、4はバイアス印加用
線路、5はキヤパシタ、6は抵抗、7は信号入力
端子、8は信号出力端子、9はゲートバイアス印
加端子、10はドレインバイアス印加端子、11
〜15はバイアス調整手段に用いられる分圧回路
用抵抗である。なお、図中、同一符号は同一また
は相当部分を表わす。
の同一基板上に設けたモノリシツクマイクロ波集
積回路のバイアス調整手段を直列に接続した抵抗
で構成した一実施例の図、第2図は第1図に示し
たこの考案にかかるバイアス調整手段を同一基板
上に設けたモノリシツクマイクロ波集積回路の接
続を示す図、第3図はこの考案にかかるバイアス
調整手段を同一基板上に設けたモノリシツクマイ
クロ波集積回路のバイアス調整手段を並列に接続
した抵抗で構成した一実施例の図、第4図は第3
図に示したこの考案にかかるバイアス調整手段を
同一基板上に設けたモノリシツクマイクロ波集積
回路の接続を示す図、第5図は従来のモノリシツ
クマイクロ波集積回路の実施例を示す図、第6図
は、第5図に示す従来のモノリシツクマイクロ波
集積回路の接続を示す図である。 図中、1はFET餘、2は接地用バイアホール
、3は信号用メインライン、4はバイアス印加用
線路、5はキヤパシタ、6は抵抗、7は信号入力
端子、8は信号出力端子、9はゲートバイアス印
加端子、10はドレインバイアス印加端子、11
〜15はバイアス調整手段に用いられる分圧回路
用抵抗である。なお、図中、同一符号は同一また
は相当部分を表わす。
Claims (1)
- 電界効果トランジスタ、キヤパシタ、抵抗等を
半導体基板上に一体形成したモノリシツクマイク
ロ波集積回路において、電界効果トランジスタの
ゲートバイアス印加用線路に接続され、抵抗を直
列または並列に接続して構成したゲートバイアス
調整手段を同一基板上に設けたことを特徴とする
モノリシツクマイクロ波集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21289U JPH0292202U (ja) | 1989-01-05 | 1989-01-05 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21289U JPH0292202U (ja) | 1989-01-05 | 1989-01-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0292202U true JPH0292202U (ja) | 1990-07-23 |
Family
ID=31199039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21289U Pending JPH0292202U (ja) | 1989-01-05 | 1989-01-05 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0292202U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223501A (ja) * | 1999-01-28 | 2000-08-11 | Nec Corp | 半導体集積回路装置とその製造方法 |
-
1989
- 1989-01-05 JP JP21289U patent/JPH0292202U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223501A (ja) * | 1999-01-28 | 2000-08-11 | Nec Corp | 半導体集積回路装置とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0292202U (ja) | ||
JPS61163423U (ja) | ||
JPS60174333U (ja) | アナログスイツチ | |
JPS62151221U (ja) | ||
JPS63183711U (ja) | ||
JPS6447117U (ja) | ||
JPH0288305U (ja) | ||
JPS5834433U (ja) | Aft信号検出回路 | |
JPH0476736U (ja) | ||
JPH02126431U (ja) | ||
JPH0273823U (ja) | ||
JPS62167427U (ja) | ||
JPS61124095U (ja) | ||
JPS6433214U (ja) | ||
JPS6298326U (ja) | ||
JPS63115238U (ja) | ||
JPH03115426U (ja) | ||
JPS6217223U (ja) | ||
JPS6137634U (ja) | スイツチング回路 | |
JPS6381518U (ja) | ||
JPS60172434U (ja) | 始動時誤動作防止回路 | |
JPS6214819U (ja) | ||
JPH0221814U (ja) | ||
JPH0284415U (ja) | ||
JPS5866712U (ja) | ミユ−テイング回路 |