JPS63181448A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63181448A
JPS63181448A JP1472187A JP1472187A JPS63181448A JP S63181448 A JPS63181448 A JP S63181448A JP 1472187 A JP1472187 A JP 1472187A JP 1472187 A JP1472187 A JP 1472187A JP S63181448 A JPS63181448 A JP S63181448A
Authority
JP
Japan
Prior art keywords
film
stepped part
grown
psg
grow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1472187A
Other languages
English (en)
Inventor
Michiyo Nakane
中根 道代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1472187A priority Critical patent/JPS63181448A/ja
Publication of JPS63181448A publication Critical patent/JPS63181448A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法に関するものである。
従来の技術 第2図a −cの工程順断面図により、従来の製造方法
の一例をアルミニウム(A[)配線1とシリコン(Si
)基板2のコンタクト部で示す。Si基板2の上に二酸
化シリコン(Sigh)膜3.リンケイ酸ガラス(PS
G)膜4およびケイ酸ガラス(NSC)5膜を成長させ
た後、溶液エツチングによってコンタクト窓をあけると
、第2図aのようになる。すなわち、5i02膜3はゆ
るい傾斜がつき、PSG膜4はNSG膜5よりも内に入
り込んだ、いわゆる、オーバーハング形状になる。この
上に、第2図すのように、層間絶縁膜のNSC膜8を成
長させるとPSG膜4の入り込んだ部分に成長せず、N
SG膜8が段切れを起す。さらに、第2図Cのように、
この状態で、NSG膜8上にAe配線膜1を成長させて
も、ステップ部分で成長しないため、段切れとなり、電
気的に導通しない。
発明が解決しようとする問題点 本発明は、上述のように、ステップ部の形状を緩和して
、配線の段切れを防ぐものである。
問題点を解決するための手段 本発明は、上記問題点を解決するために、ステップ部に
気相反応成長法によって被膜を成長させる工程をそなえ
たものである。
作用 上記した手段により製造すれば、半導体装置内のステッ
プ部、とりわけ、オーバーハング形状の内側にも被膜成
長が可能であり、その形状がなだらかになり、したがっ
て、その上に均一な膜を形成しても段切れを生じない。
実施例 本発明の一実施例を、第1図a−fの工程順断面図によ
って、従来の技術で示したものに゛対応させて、Ae配
線1とSi基板2とのコンタクト部分で示す。Si基板
2上にSiO2膜3.PSG膜4゜NSG膜5を順次成
長した後、コンタクト膜をあけると、第1図aのように
、PSG膜4が内に入り込んだオーバーハング形状にな
る。
次に、第1図すのように、この上に気相反応成長法によ
り、多結晶シリコン(PS)膜6を成長させる。PSS
O2小さなすき間にも侵入して成長するため、PSG膜
4の抜けたすき間を埋めることができる。その後、PS
SO2ドライエッチすると、ドライエッチは縦方向のエ
ッチ性があるため、第1図Cのように、PSG膜4の抜
けたすき間に入ったPSSO2エッチされずに残る。次
に、酸素(02)ガス中で熱処理して、第1図dのよう
に、PS膜6表面に熱酸化によるSi○2膜7を成長さ
せる。次に、第1図eのように、層間絶縁膜のNSC膜
8を成長すると、ステップ部においても均一な膜厚で覆
われる。さらに、第1図fのように、その上にAe膜1
を成長させると、カバレージのよい膜ができ、段切れも
なくなる。
この例ではPSSO2用いて、ステップ形状を緩和した
が、PSSO2限らず、微小なすき間でも侵入、成長で
きる材料であれば何でもよい。また、PS膜6成長後、
PSSO2表面を酸化したり、絶縁膜で覆ったりしたの
は、PSSO2導体であるため、他の導体(例えばAe
配線9)と接触して電気特性に異常が発生しないように
するためである。PSSO2代わりに絶縁体を用いた場
合、この工程は必要な(なる。
発明の効果 以上述べてきたように、本発明によれば、簡単な方法で
、各ステップ部を緩和でき、カバレージのよい構造にす
ることが可能となる。
【図面の簡単な説明】
第1図a−fは本発明の実施例を示す工程順断面図、第
2図a −cは従来方法の工程順断面図である。 ■・・・・・・Ae膜、2・・・・・・Si基板、3,
7・・・・・・5i02膜、4・・・・・・PSG膜、
5,8・・・・・・NSG膜、6・・・・・・PS膜。 代理人の氏名 弁理士 中尾敏男 ほか1名/ −Aβ Z−Stシ臥 、3−3乙0ど  −PSG

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に、食刻速度の異なる物質による多層絶
    縁膜を形成し、前記多層絶縁膜に開孔パターンを食刻形
    成し、前記開孔パターンの段差部に気相反応成長法によ
    って被膜を形成する工程をそなえた半導体装置の製造方
    法。
JP1472187A 1987-01-23 1987-01-23 半導体装置の製造方法 Pending JPS63181448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1472187A JPS63181448A (ja) 1987-01-23 1987-01-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1472187A JPS63181448A (ja) 1987-01-23 1987-01-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63181448A true JPS63181448A (ja) 1988-07-26

Family

ID=11868993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1472187A Pending JPS63181448A (ja) 1987-01-23 1987-01-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63181448A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180250684A1 (en) * 2015-09-09 2018-09-06 Metso Minerals, Inc. Split frame

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180250684A1 (en) * 2015-09-09 2018-09-06 Metso Minerals, Inc. Split frame

Similar Documents

Publication Publication Date Title
KR930010986B1 (ko) 반도체장치의 제조방법
JPS63181448A (ja) 半導体装置の製造方法
JPS61174737A (ja) 半導体素子の製造方法
JPH11243142A (ja) 半導体装置の製造方法
JPS5812340A (ja) 半導体装置の製造方法
JPS6021540A (ja) 半導体装置の製造方法
JPS59148350A (ja) 半導体装置の製造方法
JPS59191354A (ja) 半導体装置の製造方法
JPS61166031A (ja) 絶縁膜のエツチング方法
JPS6248027A (ja) 半導体装置
JPS6120154B2 (ja)
KR100687405B1 (ko) 반도체 소자의 제조 방법
JPH08236475A (ja) コンタクト窓の形成方法
JPH0420266B2 (ja)
JP2664458B2 (ja) 素子分離方法
JPS6279625A (ja) 半導体装置の製造方法
JPH04144231A (ja) 半導体装置の製造方法
JPH01232744A (ja) 半導体装置の製造方法
JPH03136242A (ja) 半導体装置の製造方法
JPS60242636A (ja) 半導体装置
JPS61187345A (ja) 半導体装置
JPH07283310A (ja) 半導体装置の製造方法
JPH0216019B2 (ja)
JPS63293948A (ja) 層間絶縁膜の形成方法
JPS5885529A (ja) 半導体装置の製造方法