JPS63181296A - 誘電体膜の形成方法 - Google Patents

誘電体膜の形成方法

Info

Publication number
JPS63181296A
JPS63181296A JP62014684A JP1468487A JPS63181296A JP S63181296 A JPS63181296 A JP S63181296A JP 62014684 A JP62014684 A JP 62014684A JP 1468487 A JP1468487 A JP 1468487A JP S63181296 A JPS63181296 A JP S63181296A
Authority
JP
Japan
Prior art keywords
film
dielectric
dielectric film
sputtering
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62014684A
Other languages
English (en)
Other versions
JP2502560B2 (ja
Inventor
雅博 西川
任田 隆夫
純 桑田
洋介 藤田
富造 松岡
阿部 惇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62014684A priority Critical patent/JP2502560B2/ja
Publication of JPS63181296A publication Critical patent/JPS63181296A/ja
Application granted granted Critical
Publication of JP2502560B2 publication Critical patent/JP2502560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、誘電体膜の形成方法に関し、特に透明導電膜
が形成された基板上に、透明導電膜を覆うように高周波
マグネトロンスパッタリングで選択的に誘電体膜を形成
する方法に関する。
従来の技術 例えば薄膜EL素子は、第2図に示すようなストライプ
状の透明電極群10が形成されたガラス基板11上に第
1誘電体層12を介してEL(エレクトロルミネッセン
ス)発光体層13を形成し、さらにその上に第2誘電体
層14を形成し、その上に上記透明電極群10と直交す
るようにストライプ状の背面電極群15を設けた構成に
なっている。この透明電極群10と背面電極群15に接
続された給電線により切換え装置を通して信号を加えて
、両電極の交点部分のEL発光体層を発光させ(この交
点の発光部分面を絵素と称する)、発光した絵素の組み
合わせによって文字記号、図形等を表示させるものであ
る。
第1誘電体層の誘電体膜は、従来から高周波マグネトロ
ンスパッタリング法で作製されている。
透明導電膜が形成されたガラス基板上に誘電体膜をスパ
ッタリング法で付着形成させる際、透明導電膜とアノー
ド電極とを電気的に短絡し電子が自由に出入り可能とす
ると、しばしば透明導電膜の一部が還元され黒化し、抵
抗値が増大する現象が発生する。この透明導電膜の還元
現象の発生を防ぐための一方法として、絶縁物で電極の
取り出し部を覆ってアノード電極と絶縁して、電子の出
入りがないようにする方法が考えられた。(特許願58
−175188号)。
発明が解決しようとする問題点 このように絶縁性マスクを用いて透明電極とアノード電
極とを電気的に短絡させない方法でも、ストライプ状の
透明電極群を形成した基板上に高周波マグネトロンスパ
ッタリングによって誘電体膜を形成するとき、スパッタ
リング中に発生する透明電極の抵抗値の増大の防止に対
しては一応の効果が得られる。しかしストライプ状の透
明電極群を形成した基板をスパッタリングターゲットに
対して動かしながら誘電体材料をスパッタリングする方
法では、とくに誘電体膜を形成しはじめるときに同一の
電極上で電位差が生じて電子の出入りが起こり、その°
結果抵抗値が部分的に増大する。したがって同一の電極
上で抵抗値の大小部分が発生し、薄膜EL素子を発光さ
せたときの輝度ムラになるという問題点があった。
本発明はかかる点に鑑みてなされたもので、透明導電膜
からなるストライプ状の透明電極上に高周波マグネトロ
ンスパッタリング法によって誘電体膜を形成するときの
、スパッタリング中に発生する透明電極の抵抗値のムラ
を防ぐ誘電体膜の形成方法を提供することを目的とする
問題点を解決するための手段 透明導電膜からなる複数のストライプ状透明電極を平行
に形成した透光性基板上に誘電体膜を高周波マグネトロ
ンスパッタリングによって形成する方法において、前記
透光性基板をスパッタリングターゲットに対して前記透
明電極のストライプの方向と直交する方向に動かしなが
ら誘電体材料をスパッタリングする。
作用 上記のように、基板をスパッタリングターゲットに対し
て前記透明電極のストライプの方向と直交する方向に動
かしながら誘電体材料をスパッタリングすることにより
、薄膜EL素子を発光させたときに画面内における輝度
ムラの原因となる電極抵抗値の長さ方向の不均一化を防
ぐことができる。
実施例 第1図は本発明にかかる誘電体膜の製造方法の一実施例
を説明するための図である。図において、1はガラス基
板であり、コーニング7059ガラスを用いた。ガラス
基板1上に、スパッタリング法により厚さ200口■の
酸化インジウムすず(以下ITOと略す)膜を形成し、
ホトリソグラフィ技術により幅0.15iui、長さ2
00mmのストライプ状に加工し透明電極2としたもの
である。このガラス基板1を基板ホルダ3に設置して、
1 、5mm/n+inの一定速度で、図中の矢印で示
すようにカソード4上のスパッタリングターゲット5に
対して透明電極2の長さ方向と直交する方向に動かしな
がら高周波マグネトロンスパッタリング法にて、スパッ
タリングターゲット5をスパッタリングして透明電極2
の上に第1誘電体層としてチタンジルコン酸ストロンチ
ウム[5r(TixZrl−x)09 ]膜からなる誘
電体膜6を基板温度400℃で600nmの厚さに形成
した。この基板上にさらに引き続いて共蒸着法により、
第3図(b)に示すように基板温度180℃で、厚さ4
00nmのマンガン添加硫化亜鉛膜からなるEL発光体
層7を形成した。その後真空中で550℃、1時間熱処
理の後、その上にタンタル酸バリウム[BaTaQOs
 ]焼結体を、基板温度100℃でスパッタリングする
ことにより厚さ200rvの第2誘電体層8を形成した
。最後にその上に厚さ150nmのアルミニウムを真空
蒸着し、ホトリソグラフィ技術により、透明電極2とは
直交する方向にストライプ状の背面電極9を形成し、第
3図に示すような薄膜EL素子を完成した。
このようにして完成した薄膜EL素子を交流電圧で駆動
して発光させ、透明電極にそった輝度ムラを従来の誘電
体膜の形成方法を用いて作製した薄膜EL素子の輝度ム
ラと比較すると、発光開始の駆動電圧より20V高い駆
動電圧で発光させたときに、従来の製造方法による薄膜
EL素子は透明電極に沿った輝度の最大値と最小値の差
が30%以上であったのに対し、本発明にかかる誘電体
膜の形成方法の一実施例を用いて作製した薄膜EL素子
では、5%以下であった。
EL発光体層としては、活性物質を含む硫化亜鉛(Zn
S)を用いることができる。活性物質としては、Mn 
、Cu 、Ag、Au * Tb F s * Sa+
 F 3 。
ErFs 、TmF2 、DyF3 、PrF2 、E
uF3などが適当である。EL発光体層7は硫化亜鉛以
外のものでもよ(、たとえば活性物質を含むSrSやC
aSなどの電場発光を示すものであればよい。
第1誘電体層に用いる誘電体膜の種類については特に限
定されるものではないが、厚さは第2誘電体層より厚く
した方が絶縁破壊に対する安定性が高い。厚い第1誘電
体層を用いるには、誘電体膜の比誘電率が大きいほど好
ましく、実験結果からは15以上が好ましかった。比誘
電率が15より小さい場合、100〜180vの電圧で
安定に駆動できる薄膜EL素子を形成するのは困難であ
った。このような誘電体膜としては、ペロブスカイト形
の結晶構造を含む薄膜が、絶縁破壊電圧の面からも適し
ていた。その中でも、 SrTiO3,Sr、Mg1−XTiesや。
S r T i x Z r トx O2、S r X
M g 1− X T i y Z r 1− y O
3などのチタン酸ストロンチウム系の薄膜を、第1誘電
体層の誘電体膜に用いることにより極めて安定な薄膜E
L素子を構成することができた。
第2誘電体層の誘電体膜の種類についても特に限定され
るものではないが、比誘電率が約22のタンタル酸バリ
ウム系膜は優れており、タンタル酸バリウム系膜を用い
ることにより、伝播性絶縁破壊を抑制することができ、
信頼性の高い薄膜EL素子を形成する事ができた。この
膜は第1誘電体層の誘電体膜として用いても効果が大き
い。
発明の効果 以上のように本発明の誘電体膜の製造方法を用いれば、
透明電極に沿った方向の輝度ムラが極めて小さい薄膜E
L素子を再現性良(形成することができ、コンピュータ
端末などの薄形、高品位ディスプレイなどに広く利用で
き、実用的価値が大きい。
【図面の簡単な説明】 第1図(a)は本発明にかかる誘電体膜の製造方法の一
実施例を説明するための正面図、第1図(b)はそれを
下方より見た図、第2図は薄膜EL素子の構造を示す模
式的断面図、第3図(a)は第1図で説明した本発明に
かかる誘電体膜の製造方法の一実施例を用いて製造した
薄膜EL素子の平面図、第3図(b)はそのB−B″断
面図である。 1・・・ガラス基板、 2・・・透明電極、 3・・・
基板ホルダ、 4・・・カソード、 5・・・スパッタ
リングターゲット、 6・・・誘電体膜、7・・・EL
発光体層、 8・・・第2誘電体層、 9・・・背面電
極。 代理人の氏名 弁理士 中尾敏男 ほか1名第1図 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)透明導電膜からなる複数のストライプ状透明電極
    を平行に形成した透光性基板上に誘電体膜を高周波マグ
    ネトロンスパツタリングによつて形成する方法において
    、前記透光性基板をスパツタリングターゲツトに対して
    前記透明電極のストライプの方向と直交する方向に動か
    しながら誘電体材料をスパツタリングすることを特徴と
    する誘電体膜の形成方法。
  2. (2)透明導電膜が、酸化インジウムすず膜からなるこ
    とを特徴とする特許請求の範囲第1項記載の誘電体膜の
    形成方法。
JP62014684A 1987-01-23 1987-01-23 誘電体膜の形成方法 Expired - Fee Related JP2502560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62014684A JP2502560B2 (ja) 1987-01-23 1987-01-23 誘電体膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62014684A JP2502560B2 (ja) 1987-01-23 1987-01-23 誘電体膜の形成方法

Publications (2)

Publication Number Publication Date
JPS63181296A true JPS63181296A (ja) 1988-07-26
JP2502560B2 JP2502560B2 (ja) 1996-05-29

Family

ID=11868035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62014684A Expired - Fee Related JP2502560B2 (ja) 1987-01-23 1987-01-23 誘電体膜の形成方法

Country Status (1)

Country Link
JP (1) JP2502560B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112691A (ja) * 1987-10-23 1989-05-01 Matsushita Electric Ind Co Ltd 薄膜el素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165994A (ja) * 1985-01-18 1986-07-26 松下電器産業株式会社 誘電体膜の製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165994A (ja) * 1985-01-18 1986-07-26 松下電器産業株式会社 誘電体膜の製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112691A (ja) * 1987-10-23 1989-05-01 Matsushita Electric Ind Co Ltd 薄膜el素子の製造方法

Also Published As

Publication number Publication date
JP2502560B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
JPS63181296A (ja) 誘電体膜の形成方法
JP2621057B2 (ja) 薄膜el素子
JPS6359519B2 (ja)
JPS62115694A (ja) 薄膜el素子
JPH01112691A (ja) 薄膜el素子の製造方法
JPH0516158B2 (ja)
JPS62147693A (ja) 薄膜el素子
JPS6124192A (ja) 薄膜エレクトロルミネツセンス素子
JPS6344685A (ja) 薄膜画像表示装置
JPH0544157B2 (ja)
JPS6366895A (ja) 薄膜el素子のエ−ジング方法
JPS6147096A (ja) 薄膜el素子の製造方法
JP2773773B2 (ja) 薄膜elパネルの製造方法
JPH01227395A (ja) 薄膜el素子の製造方法
JPS60257096A (ja) 薄膜el素子
JPS6196696A (ja) 薄膜el素子の製造方法
JPS61142692A (ja) マトリクス表示形エレクトロルミネセンス素子
JPS61267297A (ja) 両面発光体
JPS6151797A (ja) 薄膜el素子
JPS6364291A (ja) 薄膜エレクトロルミネセンス素子
JPS59154794A (ja) 薄膜el素子
JPS5991697A (ja) 薄膜el素子
JPS61188890A (ja) 誘電体膜の形成方法
JPS6364293A (ja) 薄膜エレクトロルミネセンス素子
JPS6314833B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees