JPS63174574A - インバ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、交互にオンされる１対のスイッチ素子を含む
２石式のインバータ回路に関するものである。

（背景技術） 第８図は従来のインバータ回路の回路図である。

直流電源Ｅの両端には、スイッチ素子Ｑ、、Ｑ２の直列
回路と、コンデンサＣ，，Ｃ２の直列回路とが並列的に
接続されている。スイッチ素子Ｑ　、　’＋　Ｑ２には
ダイオードＤ　＋　、　Ｄ　２が夫々逆並列に接続され
ている。スイッチ素子Ｑ、、Ｑ２の接続点と、コンデン
サＣ＋　、　Ｃ２の接続点との間には、負荷回路Ｚが接
続されている。各スイッチ素子Ｑ、、Ｑ、は制御回路１
の制御出力に応じて駆動回路２から得られるベース駆動
信号により、交互にオンオフ駆動される。

第９図は制御回路１の一例を示す回路図である。

この回路は、無安定マルチバイブレータＭ■と分周回路
ＦＤより成り立っている。

無安定マルチバイブレータＭＶは、汎用タイマーＩＣ（
ＮＥＣ製μＰＤ　１５５５５）で構成されている。この
汎用タイマーＩＣは、周知のように、トリガ端子（２番
端子）が（１／３）Ｖｃｃ以下になると、トリガされて
出力端子（３番端子）が高レベルとなり、放電端子（７
番端子）は高インピーダンスとなる。また、スレショル
ド端子（６番端子）が（２／３）Ｖｃｃになると出力端
子く３番端子）が低レベルとなり、放電端子（７番端子
）も低レベルとなる。

電源電圧Ｖｃｃは、抵抗Ｒａ、ＲｂとコンデンサＣａの
直列回路に印加されており、抵抗Ｒａと抵抗Ｒｂとの接
続点は放電端子（７番端子）に接続され、抵抗Ｒｂとコ
ンデンサＣａとの接続点はトリガ端子（２番端子）とス
レショルド端子（６番端子）に接続されている。これに
よって、出力端子（３番端子）からは、矩形波の発振出
力が得られるものであり、その発振周波数は、抵抗Ｒａ
　、　ＲｂとコンデンサＣａの時定数によって決まり、
デユーティファクターは、抵抗Ｒａと抵抗Ｒｈの比率で
決まる。第９図の回路では、抵抗Ｒｂの抵抗値を抵抗Ｒ
ａの抵抗値よりもかなり小さく設定して、高レベルの期
間が長く、低レベルの期間が短い発振出力が得られるよ
うにしている。

この無安定マルチバイブレータＭＶの発振出力は、分周
回路ＦＤにより分周される０分周回路ＦＤは、Ｄフリッ
プフロップＦＦを備えており、その出力９１口はＮＡＮ
Ｄゲー）　Ｇ　＋　、　Ｇ　２の一方の入力にそれぞれ
接続されている。また、出力口はデータ入力りに接続さ
れている。クロック入力Ｃには、前述の無安定マルチバ
イブレークＭＶの発振出力が接続されている。クロック
人力Ｃが低レベルから高レベルに立ち上がる度に、Ｄフ
リップフロップＦＦの出力は反転し、出力Ｑ、Ｏからは
無安定マルチバイブレータＭＶの発振出力を２分の１に
分周したデユーティファクター５０％の矩形波が得られ
る。一方、無安定マルチバイブレータＭＶの発振出力は
、インバータゲートＧ　３　、　Ｇ　４と時闇遅れ要素
Ｔｄを介して、ＮＡＮＤゲー）Ｇ、。

Ｇ２の他方の入力に接続されている。各ＮＡＮＤゲート
Ｇ　Ｉ、　Ｇ　２の出力は、それぞれ、スイッチ素子Ｑ
、、Ｑ２の駆動信号となる。したがって、この駆動信号
は、一方が高レベルで他方が低レベルである第１の期間
と、一方が低レベルで他方が高レベルである第２の期間
とが交番する信号となり、第１の期間と第２の期間との
間に、両方の出力が共に低レベルである第３の期間が存
在する。この第３の期間は、スイッチ素子Ｑ　１．　Ｑ
　２が共にオンにならないようにするためのデッドオフ
タイムであり、オン状態のトランジスタのキャリア蓄積
時間等を考慮した短い時間で良く、第９図回路では、無
安定マルチバイブレータＭＶの発振出力が低レベルであ
る期間によって決定されている。

この従来例にあっては、インバータ回路のスイッチ素子
には関係なく、発振回路を構成しているために、一対の
スイッチ素子の同期を取ったり、同時オンを防ぐために
、発振回路の構成が複雑になるという問題がある。

（発明の目的） 本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、スイッチ素子電圧に対してス
イッチ素子電流が遅れ位相となることを前提として、簡
単な回路で発振できるようにしたインバータ回路を提供
するにある。

（発明の開示） 本発明に係るインバータ回路は、交互にオンされる１対
のスイッチ素子を含み、スイッチ素子電圧に対してスイ
ッチ素子電流が遅れ位相となるインバータ回路であって
、スイッチ素子電圧のレベル変化を検出する検出回路と
、検出回路の検出出力にてトリガされてスイッチ素子の
駆動信号を発振する発振回路とを備えて成るものである
。

本発明にあっては、このように、スイッチ素子電圧に対
してスイッチ素子電流が遅れ位相となるインバータ回路
において、スイッチ素子の両端電圧のレベル変化をトリ
ガとして、駆動信号を発振させるようにしたから、従来
例のように、スイッチ素子とは無関係に駆動信号を作成
する場きよりも、発振回路の構成が簡単になるものであ
る。

ここで、２石式のインバータ回路において、スイッチ素
子電圧に対してスイッチ素子電流が遅れ位相となること
の必要性について説明する。

第４図は、インダクタンスＬと抵抗Ｒ及びコンデンサＣ
１の直列回路よりなる負荷を、一方のスイッチ素子Ｑ１
の両端に接続した直列形のインバータ回路である。この
回路において、負荷は誘導性に設計されているものとす
る。

スイッチ素子Ｑ、がオンしている状態では、直流電源Ｅ
から、コンデンサＣＩ、抵抗Ｒ、インダクタンスし、ス
イッチ素子Ｑ２を通って、直流電源Ｅに戻る経路で電流
が流れているが、この状態からスイッチ素子Ｑ２がオフ
すると、インダクタンスしに蓄積されたエネルギーによ
り、インダクタンスＬから、ダイオードＤ３、コンデン
サＣ＋、抵抗Ｒを通ってインダクタンスしに戻る経路に
電流が流れ、その後、スイッチ素子Ｑ、が正方向にオン
することになる。

次に、スイッチ素子Ｑ、がオフすると、インダクタンス
Ｌの蓄えられたエネルギーは、インダクタンスＬから、
抵抗Ｒ、コンデンサＣ２、直流電源Ｅ、ダイオードＤ２
を通って、インダクタンスしに戻る経路で放出され、そ
の後、スイッチ素子Ｑ２が正方向にオンすることになる
。

すなわち負荷が誘導性の場合には、スイッチ素子Ｑ、、
Ｑ、とダイオードＤ　＋　、　Ｄ　ｚの各ペアをそれぞ
れ一つの双方向性スイッチと考えると、この双方向性ス
イッチがオンするときは必ず、ダイオードの方からオン
することになる。したがって、一方のスイッチ素子のオ
ン信号は、他方のスイッチ素子がオフした後、前記一方
のスイッチ素子におけるダイオードの逆方向電流が流れ
終わるまでに与えれば良い。

本発明はこの点に着目したものであり、スイッチ素子の
両端電圧がＯボルトと電源電圧とが交番する矩形波であ
ることを利用して、そのレベル変化をトリガとして、蒼
スイッチ素子にオン信号を与えるようにしたものである
。

以下、本発明の実施例について説明する。なお、実施例
回路において、従来例回路と同一の機能を有する部分に
は同一の符号を付して重複する説明は省略する。

〈実施例１） 第１図は本発明の一実施例の回路図である。本実施例の
インバータ回路は、第８図従来例と同様のハーフブリッ
ジ構成であり、負荷回路はインダクタンスＬと抵抗Ｒを
含む誘導性負荷とされている。

スイッチ素子Ｑ２の両端電圧は、抵抗Ｒ１、Ｒ２の直列
回路により検出される。抵抗Ｒ１、Ｒ２の分圧点の電圧
は、コンデンサＣ３，抵抗Ｒ２とインバータゲートＱ９
．Ｃ６よりなる立下り検出回路３と、コンデンサＣ５，
抵抗Ｒ５とインバータゲートＧ、。

Ｇ、。よりなる立上り検出回路４とにそれぞれ入力され
ている。立下り検出回路３の出力Ｘは、コンデンサＣ３
，抵抗Ｒ８とＮＡＮＤゲートＧ？、インバータゲートＧ
８よりなる単安定マルチバイブレータ５のトリガ入力と
なっている。また、立上り検出回路４の出力Ｘ°は、コ
ンデンサＣ６，抵抗Ｒ３゜とＮＡＮＤゲー）Ｇ１２．イ
ンバータゲートＧ　＋　＋　、　Ｇ２．よりなる単安定
マルチバイブレータ６のトリガ入力となっている。ここ
で、Ｃ，Ｒアの時定数はＣ４Ｒｇの時定数よりも小さく
、また、Ｃ５Ｒｓの時定数はＣ６Ｒ＋　ｏの時定数より
も小さく設定されている。

単安定マルチバイブレータ５におけるＮＡＮＤゲートＧ
７の出力Ｙは、トランジスタＱ、に入力されている。ト
ランジスタＱ４がオンされたときには、トランスＴ２の
１次巻線に通電される。トランスＴ２の２次巻線出力は
、抵抗Ｒｓ　、　Ｒａにより分圧されて、スイッチ素子
Ｑ２の駆動信号となる。

抵抗Ｒ５には逆バイアス用のダイオードＤ、が並列接続
されており、トランジスタＱ、がオフして駆動信号が無
くなったときに、トランスＴ２の逆起電力を利用してス
イッチ素子Ｑ２の蓄積電荷を抜くようにしている。

同様に、単安定マルチバイブレータ６におけるＮＡＮＤ
ゲートＧ１□の出力Ｙ′は、トランジスタＱ、に入力さ
れている。トランジスタＱ３がオンされたときには、ト
ランスＴ、の１次巻線に通電される。トランスＴ１の２
次巻線出力は、抵抗Ｒ３１Ｒ４により分圧されて、スイ
ッチ素子Ｑ１の駆動信号となる。抵抗Ｒ１には逆バイア
ス用のダイオードＤ、が並列接続されており、トランジ
スタＱ、がオフして駆動信号が無くなったときに、トラ
ンスＴ、の逆起電力を利用してスイッチ素子Ｑ、の蓄積
電荷を抜くようにしている。

第２図は本実施例の動作波形を示す。同図（ａ）はスイ
ッチ素子Ｑ２の両端電圧を抵抗Ｒ（、Ｒ’　２で分圧し
た電圧波形であり、同図（ｂ）は立下り検出回路３の検
出出力Ｘ、同図（ｃ）は単安定マルーｆ−バイブレーク
５の出力Ｙを示している。同図（ｄ）は同図（ｅ）の出
力Ｙによってオンされるスイッチ素子Ｑ２とダイオード
Ｄ２よりなる双方向性スイッチに流れる合成電流を示し
ている。同図（ｅ）は立上り検出回路４の検出出力Ｘ′
、同図（ｆ）は単安定マルチバイブレータ６の出力Ｙ′
を示している。同図（［？）は同図（ｆ）の出力Ｙ′に
よってオンされるスイッチ素子Ｑ、とダイオードＤ、よ
りなる双方向性スイッチに流れるき成電流を示している
。

以上の動作波形図から明らかなように、本実施例にあっ
ては、スイッチ素子Ｑ２の立下りの信号Ｘを検出して、
スイッチ素子Ｑ２にオン信号Ｙを４え、スイッチ素子Ｑ
２の立上りの信号Ｘ”を検出して、スイッチ素子Ｑ１に
オン信号Ｙ゛を与えるものである。

このような駆動方式を用いることにより、スイッチ素子
Ｑ、、Ｑ２の同時ＯＮを防ぐためのデッドオフタイムを
設ける必要がなく、しかもスイッチ素子Ｑ、、Ｑ２は共
にオン区間を自由に設定することができる。したがって
、簡単にスイッチ素子Ｑ　＋　。

Ｑ２のオン区間をアンバランスにすることができ、出力
を自由に制御することが可能となる。

例えば、第３図（ａ）に示す駆動信号を、第３［Ｊ（ｂ
）、（ｃ）に示すようなアンバランスな波形とすること
により、出力制御を行うことができる。負荷回路が放電
灯点灯回路である場合には、このようなアンバランス制
御によって、出力光束３ｚ光できる（特願昭６０−１１
３７１６号９照）。第３図（ａ）の状態では駆動信号の
バランスが取れているので、出力が最大の場きであり、
同図（ｂ）の状態では駆動信号がアンバランスであるた
めに調光状態となり、同１２Ｉ（ｃ）の状態ではさらに
アンバランスの度合が大きくなり周波数も高くなるので
、調光制御がさらに深くまで行われるものである。

（実施例２） 第５図は本発明の他の実施例の回路図である。

本実施例にあっては、スイッチ素子Ｑ、、Ｑ２として電
力用のＭＯＳＦＥＴを用いている。この場きには、スイ
ッチ素子Ｑ、、Ｑ２の逆方向電流は、ＭＯＳＦＥＴの寄
生ダイオードを介して流れる。負荷回路としては、非電
源側に予熱用のコンデンサＣ１０を並列接続された放電
灯ＤＬと、インダクタンスし及びコンデンサＣ１の直列
回路が接続されており、この負荷回路は誘導性リアクタ
ンスを呈するように設計されている。

スイッチ素子Ｑ、の両端には、抵抗Ｒ，，，Ｒ，２の直
列回路が接続されている。抵抗Ｒ１２の両端に生じる電
圧は、単安定マルチバイブレータ７のトリガ入力となる
。単安定マルチバイブレータ７の出力は、抵抗ｒ（１７
を介してトランジスタＱ、のベースに接続されている。

抵抗ｒ（２１とコンデンサＣ５の直列回路は、スイッチ
素子Ｑ１の両端に接続されており、スイッチ素子Ｑ１の
駆動回路に電源供給を行っている。コンデンサＣ９には
、抵抗Ｒ１６を介してトランジスタＱ、が接続されてい
る。トランジスタＱ、のコレクタは、トランジスタＱ　
ｓ　＋Ｑ６のベースに接続されている。トランジスタＱ
ｓ。

Ｑ６のコレクタは、抵抗Ｒ１５を介してスイッチ素子Ｑ
１のゲートに接続されており、トランジスタＱ９．Ｑ、
のエミッタはそれぞれコンデンサＣ９の両端に接続され
ている。トランジスタＱ、がオンすると、そのコレクタ
電位が低下するので、トランジスタＱ６がオフ、トラン
ジスタＱ５がオンとなり、スイッチ素子Ｑ１のゲートは
、抵抗Ｒ＋ｓ、トランジスタＱ、を介して、コンデンサ
Ｃ３の電圧によりプルアップされる。トランジスタＱ３
がオフすると、そのコレクタ電位が上昇するので、トラ
ンジスタＱ、がオフ、トランジスタＱ６がオンとなり、
スイッチ素子Ｑ１のゲートは、抵抗Ｒ１ｓ　、　Ｊ”ラ
ンジスタＱ６を介してグランドレベルにプルダウンされ
る。

これによって、スイッチ素子Ｑ１のゲートが電圧駆動さ
れるものである。

スイッチ素子Ｑ２の両端には、抵抗Ｒ＋、Ｒ２の直列回
路が接続されている。抵抗Ｒ２の両端に生じる電圧は、
単安定マルチバイブレーク８のトリガ入力となっている
。単安定マルチバイブレータ８の出力は、抵抗Ｒ２，を
介してトランジスタＱ４のベースに接続されている。抵
抗Ｒ１４とコンデンサＣ？の直列回路は、直流電源Ｅの
両端に接続されており、スイッチ素子Ｑ２の駆動回路に
電源供給を行っている。スイッチ素子Ｑ２の駆動回路は
、抵抗Ｒ＋　ａ　〜Ｒ２（１、トランジスタＱ、、Ｑ、
、Ｑ、よりなり、その回路構成及び動作については、ス
イッチ素子Ｑ１の駆動回路と同様であるので、重複する
説明は省略する。スイッチ素子Ｑ２の駆動回路には、抵
抗Ｒ，３，コンデンサＣ６，電圧応答スイッチ素子Ｑ。

よりなる起動回路が接続されている。

この起動回路は、直流電源Ｅが投入されると、コンデン
サＣ８の電圧が上昇し、その電圧が電圧応答スイッチ素
子Ｑ。のブレークオーバ電圧以上になると、電圧応答ス
イッチ素子Ｑ。がブレークオーバして、スイッチ素子Ｑ
２のゲート電位が高くなり、スイッチ素子Ｑ２が導通す
る。その後は、各スイッチ素子Ｑ、、Ｑ２の両端電圧を
各々の分圧抵抗にて検出し、単安定マルチバイブレータ
７゜８の出力により、各スイッチ素子Ｑ、、Ｑ２が交互
にオン・オフ駆動される０本実施例にあっても、各スイ
ッチ素子Ｑ、、Ｑ２のオン区間は単安定マルチバイブレ
ータ７．８により自由に設定することができる。

このように、電力用のＭＯＳＦＥＴなどのスイ・ノチ素
子を用いる実施例において本発明の駆動方式を用いると
、各スイッチ素子Ｑ、、Ｑ２の信号を完全に分離させる
ことができるため、駆動信号を絶縁ｌ・ランスやレベル
シフト回路などを用いて伝達する構成が不必要となり、
回路構成が非常に簡単となる。

第６図は第５図回路における単安定マルチバイブレータ
８の詳細を示す回路図である。この回路において、８ａ
は前述の汎用タイマーＩＣ（ＮＥＣ製μＰＤ１５５５５
）である。抵抗Ｒ２３，コンデンサＣ３１の直列回路と
、抵抗Ｒ２４，コンデンサＣ１２の直列回路には電源電
圧Ｖｃｃが印加されている。

抵抗Ｒ２，とコンデンサＣＩ＋の接続点は、タイマーＩ
Ｃ８ａのトリガ入力端子（２番端子）に接続されている
。また、抵抗Ｒ２４とコンデンサＣ１□の接続点は、タ
イマーＩＣ８ａのスレショルド端子（６番端子）と放電
端子（７番端子）に接続されている。

各コンデンサＣ，，，Ｃ，２には、それぞれトランジス
タＱ、、Ｑ、。が並列接続されている。抵抗Ｒ、、Ｐ−
２の分圧点にて得られた電圧は、抵抗Ｒ２□、Ｒ２，を
介して、それぞれトランジスタＱ、、Ｑ、。のベースに
入力されている。スイッチ素子Ｑ２の両端電圧が立ち上
がると、抵抗Ｒ＋、　Ｒｚにて分圧された電圧により、
トランジスタＱ　ｓ　＋　Ｑ　＋　ｏがオンされて、コ
ンデンサＣＩｌ、ＣＩ２の蓄積電荷が放電される。

これによって、トリガ端子（２番端子）の電圧が（１／
３）Ｖｃｃ以下となって、出力端子（３番端子）が高レ
ベルとなる。その後、コンデンサＣＩ２の電圧が（２／
　３　）Ｖｃｃに達すると、出力端子（３番端子）が低
レベルとなる。この出力端子は、前述のように、抵抗Ｒ
２ｏを介してトランジスタＱ、のベースに接続されてい
る。なお、時定数Ｒ２３Ｃ１１は時定数Ｒ２４Ｃｌ　２
よりも小さく設定されており、スイッチ素子Ｑ２のオン
区間は時定数Ｒ２，Ｃ，２によってほぼ決まる。

第５図回路における単安定マルチバイブレータ７につい
ても同様の構成を用いることができる。

このような回路を用いれば、実施例１において例示した
ような立上り検出回路や立下り検出回路は不要となる。

なお、インバータ回路としては、前述のようなハーフブ
リッジ回路に限定されるものではなく、第７図に示すよ
うな中間タップを有する発振トランスＯＴを用いる周知
のプッシュプルインベータ回路やフルブリッジ回路であ
っても良い。

（発明の効果） 本発明は上述のように、交互にオンされる１対のスイッ
チ素子を含み、スイッチ素子電圧に対してスイッチ素子
電流が遅れ位相となるインパーク回路であるから、一方
のスイッチ素子のオン信号は、他方のスイッチ素子がオ
フしてから、一方のスイッチ素子に流れる逆方向電流が
無くなるまでに与えれば良く、したがって、スイッチ素
子電圧のレベル変化の検出出力にて発振回路をトリガす
るような簡単な回路構成で、スイッチ素子を駆動するこ
とができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は同上の動
作説明図、第３図は同上の制（卸伏聾を示す動作説明図
、第４図は本発明の原理説明のための回路図、第５図は
本発明の他の実施例の回路図、第６図は同上の要部回路
図、第７図は本発明のさらに池の実施例の回路図、第８
図は従来例の回路図、第９図は同上の要部回路図である
。 Ｅは直流電源、Ｌはインダクタンス、Ｑ４．Ｑ２はスイ
ッチ素子、Ｒ＋　、　Ｒ２は抵抗、５．６は単安定マル
チバイブレータである。

Claims (1)

【特許請求の範囲】
1. （１）交互にオンされる１対のスイッチ素子を含み、ス
   イッチ素子電圧に対してスイッチ素子電流が遅れ位相と
   なるインバータ回路であって、スイッチ素子電圧のレベ
   ル変化を検出する検出回路と、検出回路の検出出力にて
   トリガされてスイッチ素子の駆動信号を発振する発振回
   路とを備えて成ることを特徴とするインバータ回路。