JPS63174417A

JPS63174417A - 圧電薄膜共振子

Info

Publication number: JPS63174417A
Application number: JP493187A
Authority: JP
Inventors: Yasuo Ehata; 江畑　泰男
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-01-14
Filing date: 1987-01-14
Publication date: 1988-07-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）この発明は半導体集積回路と、同一基板上に圧電薄膜共
振子とを構成した集積化機能部品に関する。

（従来の技術）半導体基板上に誘電膜及び圧電膜を形成し、その圧電膜
の上下面に設けられた電極に電気信号を印加することに
よって機械的な共振を生じさせる圧電薄膜共振子は既に
知られている。該共振子の断面構造を第２図に示す。製
造工程としては、先ず半導体Ｓｉ基板■の表面に熱酸化
、不純物拡散等の方法で高抵抗層■を形成する。次に下
部電極用の金属パターン■を蒸着、フォトリソグラフィ
により形成する。その上からＺｎＯ，ＡρＮ、Ｔａ２Ｏ
，、等の強誘電体のＣ軸配向膜（イ）を形成、パターニ
ングを行う。その後上部電極用の金属パターン■を形成
したのち、ＳＬ基板裏面から、例えばＰＥＤエツチング
液等で異方性エツチングを行い、振動部分が機械的にフ
リーとなるように空隙を形成する。

本圧電薄膜共振子を単体素子として使用する際はボンデ
ィングワイヤ０により、外部回路との接続を行なう。

一方、本素子の可能性として半導体集積回路との一体化
構造が考えられている。同一半導体基板上に本素子と半
導体集積回路とを一体化して形成し、ワンチップの発振
器等を構成し、回路の小形化、簡易化がはかれることが
大きな特徴となっている。この時第３図に示すように半
導体集積回路の接続点と本素子の上下電極（３）、（！
５１とはアルミニウム等の金属膜による配線パターン■
、（８）で接続される。

しかしながら、このような配線では上部電極０に接続さ
れる配線パターン（８）は、第３図で示されるように圧
電膜に）の段差を被覆する必要がある。

しかも一般に圧電膜は２〜１ｏＩＥｎ程度の厚さを有す
る為、この段差を被覆できずに断線などの故障を生ずる
ことが多い。このような問題は半導体集積回路でも発生
し、ステップカバレージ性と呼ばれていた。

（発明が解決しようとする問題点）上述のように従来技術では圧電膜段差部における配線用
金属膜の被覆性が不十分で断線などの故障が生じやすい
という問題１点があった。

本発明では圧電膜段差部を経由する配線を必要とない構
成により断線故障の問題を解消することを目的とする。

〔発明の構成〕（問題点を解決するための手段）本発明では圧電薄膜共振子の励振方法を改善し、励振用
電極がいずれも圧電膜の下部に存在する構造とし、圧電
膜段差部での配線パターンの断線故障を無くすようにし
ている。

（作　用）本発明では外部と接続される電極は圧電膜の下部に設け
、両電極に対し圧電膜をはさんで対向する第３の電極を
設けることにより、圧電膜の段差部を通過する配線パタ
ーンを不要とした。

（実施例）本発明の実施例について図を引用して詳細に説明する。

第１図に示すとうり、配線パターン■。

（８）に接続される励振用電極■、■を予め設け、その
上に圧電膜を形成する。本圧電膜上の、励振用電極に対
向する部分に外部とは電気的に接続されなで第３の電極
０を設ける。この第３の電極（ロ）は下部にある励振電
極からの電界を有効に膜厚方向に印加させるためのもの
で、外部とは電気的に接続される必要のないものである
。

第４図は別の第２の実施例の説明図である。これは共振
子の振動部の下部を半導体基板の裏面から異方性エツチ
ングで空隙を形成するのではなく、予めエツチングされ
やすい物質の薄膜を形成し、最終工程でこの物質をエツ
チングにて除去して空隙（１０）を形成するものである
。この構造の圧電薄膜共振子においても圧電膜の下部に
励振用電極（３）。

■を設け、圧電膜上面に第３の電極を形成することによ
り、圧電膜の段差部を通過しなで外部回路と励振用電極
とを接続することができる。

さらに別の実施例として第１図、第４図記載の実施例に
おいて上面電極の上に更に誘電膜を形成することも本発
明の主旨を変えない。

また、下部励振用電極をそのまま、半導体集積回路の接
続点まで延長し、配線パターン■、（８）を省略するこ
とも可能である。

また、下部励振用電極の形状は必ずしも両電極が同じで
ある必要はなく各々別の形状でもよいし、あるいは第５
図にあるように同心状でもかまわない。

〔発明の効果〕

本発明の効果は、第１図の説明図からも明らかなように
圧電膜の段差部を経由する電気的接続線が不要であるた
め、従来問題となっていた段差部での断線による故障が
無くなることにある。

これにより圧電膜の膜厚は自由に選ぶことができ、比較
的低い周波数の薄膜共振子と集積回路の一体化も可能と
なる。

更にもう１つの効果として第６図に示すように励振用電
極間にＤＣ電圧が印加された時その電圧は２分されて圧
電膜に加わるため、従来の構造に比べ２倍の耐圧が実現
できる。

一方、圧電膜の絶縁耐圧は一般に電界の方向によって異
なるが、本発明の構造では一方の励振電極側の絶縁破壊
が生じても、他方が絶縁を保持するので、ＤＣ電流が流
れて集積回路や薄膜共振子を破損することは少なくなる
効果もある。

【図面の簡単な説明】

第１図は本発明の断面図、第２図は薄膜共振子単体素子
の断面図、第３図は従来例の断面図、第４図は本発明の
他の実施例の断面図、第５図は本発明の他の実施例の励
振用電極の形状の図、第６図はＤＣ電圧が印加された時
の電界のかかり方を示す断面図である。１・・・半導体基板　　　　　３，５・・・励振用電極
４・・・圧電膜　　　　　　　７，８・・・配線パター
ン９・・・第３の電極代理人　弁理士　則　近　憲　佑同　　　　竹　花　喜久男第　　１　　図第　　２　図第　　３　図

Claims

【特許請求の範囲】　半導体基板上に圧電性を有する薄膜が形成され、該圧
電膜の画面のうち半導体基板に近い面に接して外部回路
と接続される少なくとも２個以上の励振電極を有し、他の一方の面に接して上記励振電極に少なくとも一部が
対向するようにしてなる電極を有することを特徴とする
圧電薄膜共振子。