JPS6316929B2 - - Google Patents
Info
- Publication number
- JPS6316929B2 JPS6316929B2 JP57171682A JP17168282A JPS6316929B2 JP S6316929 B2 JPS6316929 B2 JP S6316929B2 JP 57171682 A JP57171682 A JP 57171682A JP 17168282 A JP17168282 A JP 17168282A JP S6316929 B2 JPS6316929 B2 JP S6316929B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- circuit
- sequence
- syndrome
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 208000011580 syndromic disease Diseases 0.000 claims description 20
- 238000004364 calculation method Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 6
- 239000000872 buffer Substances 0.000 description 16
- 239000013598 vector Substances 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】
本発明は、インタリーブにより交錯した２系列
のリード・ソロモン（Reed−Solomon）符号に
よる誤り訂正符号の復号の高速化に関する。
のリード・ソロモン（Reed−Solomon）符号に
よる誤り訂正符号の復号の高速化に関する。
高信頼性のデジタル信号伝送においては、受信
信号から誤りパターンの検出・訂正を行なうた
め、信号を符号化して送信する。本発明に用いる
誤り訂正符号、リード・ソロモン符号は現在知ら
れている訂正符号のうちでもつともランダム誤り
に対して強いといわれている。
信号から誤りパターンの検出・訂正を行なうた
め、信号を符号化して送信する。本発明に用いる
誤り訂正符号、リード・ソロモン符号は現在知ら
れている訂正符号のうちでもつともランダム誤り
に対して強いといわれている。
以下の説明の便宜上、誤り訂正符号を記述する
際のガロア体GFの２つの表現について簡単に説
明する。ガロア体は既約多項式によるベクトル表
現、あるいは巡回群を用いる指数表現により表現
しうる。“１”、０の２元信号を取扱う場合、ベク
トル表現では拡大体GF（2m）は次式となる。
際のガロア体GFの２つの表現について簡単に説
明する。ガロア体は既約多項式によるベクトル表
現、あるいは巡回群を用いる指数表現により表現
しうる。“１”、０の２元信号を取扱う場合、ベク
トル表現では拡大体GF（2m）は次式となる。
a0＋a1｛ｘ｝＋a2｛x2｝＋…＋an-1｛xn-1｝ (1)
あるいは符号シンボルで表わすと、
（an-1、an-2、……a2、ａ、a0） (2)
ここで｛ｘ｝は不定元、各係数はGF(2)に属する。
他の表現は巡回群を用いるもので、GF（2m）か
ら零元を除く残りの元が大きさ2m−１個の乗法群
をなすことを利用する。従つて０、１（＝a2m-1）、
ａ、a2、…a2m-2となる。
ら零元を除く残りの元が大きさ2m−１個の乗法群
をなすことを利用する。従つて０、１（＝a2m-1）、
ａ、a2、…a2m-2となる。
リード・ソロモン符号の１例として、ｎ個の符
号シンボルを１ブロツクとして構成するブロツク
符号をあつかう。そこで 符号行ベクトル Ｖ＝（Wo-1、Wo-2、……、W1、W0） (3) パリテイ検査行列 を構成すれば、次の関係になる。
号シンボルを１ブロツクとして構成するブロツク
符号をあつかう。そこで 符号行ベクトル Ｖ＝（Wo-1、Wo-2、……、W1、W0） (3) パリテイ検査行列 を構成すれば、次の関係になる。
Ｈ・VT＝Ｏ (5)
こゝでＴは転置をあらわす記号である。符号行
ベクトルのうち、情報点は（ｎ−ｋ）個、検査点
はＫ個である。以下の説明では例示として検査点
としてＫ＝４とする。
ベクトルのうち、情報点は（ｎ−ｋ）個、検査点
はＫ個である。以下の説明では例示として検査点
としてＫ＝４とする。
このときパリテイ検査行列Ｈは
となる。受信データの１ブロツクには誤りパター
ンが含まれるから次の行ベクトルとなる。
ンが含まれるから次の行ベクトルとなる。
V^＝（W^o-1、W^o-2、……W^1、W^v）
こゝでW^j＝Wili、liは誤りパターンは排他
的論理和である。
的論理和である。
従つて、シンドロームS0、S1、S2、S3は
〔S0S1S2S3〕T＝Ｈ・V^T (7)
となる。
この誤り訂正符号は２符号シンボル誤りまで誤
り訂正が可能であり、誤り位置数がわかつている
ときは３ないし４符号シンボルの誤り訂正ができ
る。
り訂正が可能であり、誤り位置数がわかつている
ときは３ないし４符号シンボルの誤り訂正ができ
る。
上述のリード・ソロモン符号によるブロツク符
号が受信された場合の復号は次のステツプにより
行なう。
号が受信された場合の復号は次のステツプにより
行なう。
(1) 受信ブロツク符号からシンドロームを求め
る。
る。
(2) 誤り状態の数を判断する。
(3) 誤り位置数を求める。
(4) 誤りパターンを求め、訂正する。
(1) 第１ステツプ：シンドロームを求める回路を
第１図に示す。この回路に１ブロツク分だけ
Wo-1から順にW^0までａより入力する。１〜４
はラツチ回路で各ラツチ回路はウエイト１、
ａ、a2、a3をかけて積和算を行なう。すなわ
ち、初めに各ラツチをクリアし、ａにW^o-1を
入力すると各ラツチの内容はすべてW^o-1にな
る。次にW^o-2をａに入力すると、ラツチ１は
W^o-1＋W^o-2にするがラツチ２はaW^o-1＋W^o-2
と前のデータW^o-1にウエイトａが乗ぜられる。
ラツチ３，４についてもウエイト加算が生ず
る。(7)式より明らかなように各ラツチの出力端
子８〜１１に次のシンドローム列が生ずる。
第１図に示す。この回路に１ブロツク分だけ
Wo-1から順にW^0までａより入力する。１〜４
はラツチ回路で各ラツチ回路はウエイト１、
ａ、a2、a3をかけて積和算を行なう。すなわ
ち、初めに各ラツチをクリアし、ａにW^o-1を
入力すると各ラツチの内容はすべてW^o-1にな
る。次にW^o-2をａに入力すると、ラツチ１は
W^o-1＋W^o-2にするがラツチ２はaW^o-1＋W^o-2
と前のデータW^o-1にウエイトａが乗ぜられる。
ラツチ３，４についてもウエイト加算が生ず
る。(7)式より明らかなように各ラツチの出力端
子８〜１１に次のシンドローム列が生ずる。
S0＝W^o-1＋W^o-2＋…＋…＋W^0
S1＝an-1W^o-1＋an-2W^o-2＋…＋W^0
S2＝a2(n-1)W^o-1＋a2(n-2)W^o-2＋…
＋W^0
S3＝a3(n-1)W^o-1＋a3(n-2)W^o-2＋…
＋W^0
(2) 第２ステツプ：誤り状態数について判断す
る。一般に誤り位置多項式を下記のように表現
する。
る。一般に誤り位置多項式を下記のように表現
する。
Ｖ（ｘ）＝Xl＋σ1xl-1＋…＋σl (8)
ｌはエラーの数でσiは次式を満足する。
Si+l＋σ1Sj+l-1＋……＋σl-1Si+1
＋σlSi＝０ (9)
ｌ＝０の場合 S0＝S1＝S2＝S3＝０
ｌ＝１の場合 S1＋σ、S0＝０
S2＋σ1S1＝０
S3＋σ1S2＝０
ｌ＝２の場合 S2＋σ1S1＋σ2S0＝０
S3＋σ1S2＋σ2S1＝０
また指数表現では、
ｌ＝１の場合 S0＝li
S1＝liai
S2＝lia2i
S3＝lia3i
ｌ＝２の場合 S0＝li＋lj
S1＝liai＋ljai
S2＝lia2i＋lja2i
S3＝lia3i＋lja3i
これらの式より、次のことが成立する。
(i) S0からS3までの少くとも１つが０でなけれ
ばｌ１ (ii) １シンボル誤り、ｌ＝１ならば S0≠０、S1≠０ S2≠０、S3≠０ S1／S0＝S2／S1＝S3／S2 ∴ S1 2＋S2S0＝０、S2 2＋S1S3＝０、 S1S2＋S0S3＝０ (iii)２シンボル誤り、ｌ＝２ならば S1 2＋S2S0＝Ａ≠０ S2 2＋S1S3＝Ｂ≠０ S1S2＋S0S3＝Ｃ≠０ よつて第２図のフローチヤートにより誤りの
状態を判断しうる。
ばｌ１ (ii) １シンボル誤り、ｌ＝１ならば S0≠０、S1≠０ S2≠０、S3≠０ S1／S0＝S2／S1＝S3／S2 ∴ S1 2＋S2S0＝０、S2 2＋S1S3＝０、 S1S2＋S0S3＝０ (iii)２シンボル誤り、ｌ＝２ならば S1 2＋S2S0＝Ａ≠０ S2 2＋S1S3＝Ｂ≠０ S1S2＋S0S3＝Ｃ≠０ よつて第２図のフローチヤートにより誤りの
状態を判断しうる。
番３ステツプ：誤り位置多項式から誤り位置
を求める。
を求める。
ｌ＝１のとき ｖ（ｘ）＝ｘ＋a1＝ｘ＋S1／S0
S0＝B′、S1＝C′としてB′x＋C′＝０
ｌ＝２のとき Ｖ（ｘ）＝x2＋σ1x＋σ2
σ1＝Ｂ／Ａ、σ2＝Ｃ／ＡであるからAx2＋
Bx＋Ｃ＝０ 上式の根を求めるためにチエンのアルゴリ
ズムで行うのが簡単である。ｌ＝１のときシ
ンドローム生成回路で、ラツチ１にS0をプリ
セツト、ラツチ２にS1をプリセツトして入力
をφにしてシフトする。B′＋C′＝０になつた
とき、そのシフト回数が誤り位置となる。ｌ
＝２のときも同様にしてラツチ１にＣ、ラツ
チ２にＢ、ラツチ３にＡをプリセツトして、
Ａ＋Ｂ＋Ｃ＝０になつたときのシフト数回数
が誤り位置となる。
Bx＋Ｃ＝０ 上式の根を求めるためにチエンのアルゴリ
ズムで行うのが簡単である。ｌ＝１のときシ
ンドローム生成回路で、ラツチ１にS0をプリ
セツト、ラツチ２にS1をプリセツトして入力
をφにしてシフトする。B′＋C′＝０になつた
とき、そのシフト回数が誤り位置となる。ｌ
＝２のときも同様にしてラツチ１にＣ、ラツ
チ２にＢ、ラツチ３にＡをプリセツトして、
Ａ＋Ｂ＋Ｃ＝０になつたときのシフト数回数
が誤り位置となる。
第４ステツプ：誤りパターンを求める
ｌ＝１：S0＝li
ｌ＝２：S0＝li＋lj
S1＝liai＋ljaj
∴li＝ajS0＋S1／ai＋aj＝ajS0＋S1／a1
lj＝S0＋li
上記の誤りパターンを用いてWi＝W^i＋li、
Wj＝W^j＋ljとして訂正を行なう。
Wj＝W^j＋ljとして訂正を行なう。
本発明の目的は上記アルゴリズムによる復号を
最少のブロツク回路構成により実現し、しかもイ
ンタリーブにより交錯した２系列の復号をほぼ並
列的に実行する回路を提供することにある。
最少のブロツク回路構成により実現し、しかもイ
ンタリーブにより交錯した２系列の復号をほぼ並
列的に実行する回路を提供することにある。
以下、本発明を図面により詳しく説明する。第
３図が本発明を受信PCMデータについて適用し
た誤り訂正回路の一実施例である。
３図が本発明を受信PCMデータについて適用し
た誤り訂正回路の一実施例である。
この回路は主要部としてデータ入力を保持する
メモリ３８と、シンドローム生成回路２９と、誤
り判定回路２８と、誤り位置検出回路３０と、誤
り訂正回路Ｃとを有する。さらに所定の演算を行
なうためのガロア体演算回路６が設けられてい
る。全体の制御を制御信号発生回路３１にて行な
う。
メモリ３８と、シンドローム生成回路２９と、誤
り判定回路２８と、誤り位置検出回路３０と、誤
り訂正回路Ｃとを有する。さらに所定の演算を行
なうためのガロア体演算回路６が設けられてい
る。全体の制御を制御信号発生回路３１にて行な
う。
最初、理解を容易にするために、１系列が入力
された場合について詳述する。メモリ３８に入力
データをブロツクごとに記憶させる。次に１ブロ
ツクごとにシンドローム生成回路２９に送る（第
１ステツプ）。生成されたシンドロームをバツフ
アメモリ１２におくり点線でかこみ表示したガロ
ア体演算回路６によつてＡ，Ｂ，Ｃの計算を行な
う。S1〜S3、Ａ，Ｂ，Ｃのφ判別をφ判別回路２
３で行ない、その出力は誤り判定回路２８に導か
れ、誤り状態数の判断（第２ステツプ）を行な
い、その結果を制御信号発生回路３１に送る。こ
の制御信号発生回路３１の出力により誤り位置検
出（第３ステツプ）を行なう。すなわちｌ＝１と
判断されたときはS0，S1を、ｌ＝２と判断された
ときはＡ，Ｂ，Ｃをバツフアメモリ１２からシン
ドローム生成回路２９に戻しチエンアルゴリズム
によりシフト数を定め、このシフト数を誤り位置
検出回路３０に誤り位置として格納する。ｌ＝２
の場合は、この情報を用いてマルチプレクサ１５
をとおして誤りパターンを求め、バツフアメモリ
１２に格納する。最後に誤り訂正（第４ステツ
プ）を行うために、誤り位置検出回路３０に格納
された誤り位置を制御信号発生回路３１に送る。
された場合について詳述する。メモリ３８に入力
データをブロツクごとに記憶させる。次に１ブロ
ツクごとにシンドローム生成回路２９に送る（第
１ステツプ）。生成されたシンドロームをバツフ
アメモリ１２におくり点線でかこみ表示したガロ
ア体演算回路６によつてＡ，Ｂ，Ｃの計算を行な
う。S1〜S3、Ａ，Ｂ，Ｃのφ判別をφ判別回路２
３で行ない、その出力は誤り判定回路２８に導か
れ、誤り状態数の判断（第２ステツプ）を行な
い、その結果を制御信号発生回路３１に送る。こ
の制御信号発生回路３１の出力により誤り位置検
出（第３ステツプ）を行なう。すなわちｌ＝１と
判断されたときはS0，S1を、ｌ＝２と判断された
ときはＡ，Ｂ，Ｃをバツフアメモリ１２からシン
ドローム生成回路２９に戻しチエンアルゴリズム
によりシフト数を定め、このシフト数を誤り位置
検出回路３０に誤り位置として格納する。ｌ＝２
の場合は、この情報を用いてマルチプレクサ１５
をとおして誤りパターンを求め、バツフアメモリ
１２に格納する。最後に誤り訂正（第４ステツ
プ）を行うために、誤り位置検出回路３０に格納
された誤り位置を制御信号発生回路３１に送る。
次にメモリ３８から誤り位置のデータをよみ出
し、マルチプレクサ３３を介してバツフア３５に
格納する。バツフアメモリ１２に格納されている
誤りパターンをマルチプレクサ３２を介してバツ
フア３４に格納する。MOD2加算回路３６によ
り誤り訂正を行ない、その結果をメモリ３８に書
きこめば誤り訂正が完了する。なお点線でかこま
れた部分Ｃはガロア体の加算回路である。
し、マルチプレクサ３３を介してバツフア３５に
格納する。バツフアメモリ１２に格納されている
誤りパターンをマルチプレクサ３２を介してバツ
フア３４に格納する。MOD2加算回路３６によ
り誤り訂正を行ない、その結果をメモリ３８に書
きこめば誤り訂正が完了する。なお点線でかこま
れた部分Ｃはガロア体の加算回路である。
以上、１系列の入力の場合につき説明したが、
インタリーブにより交錯する２系列の誤り訂正符
号の復号は通常第１の復号を実施した後、第２の
系列の復号を実施するのが一般的である。この場
合、復号に要する時間はほぼ２倍になり効率的で
ない。
インタリーブにより交錯する２系列の誤り訂正符
号の復号は通常第１の復号を実施した後、第２の
系列の復号を実施するのが一般的である。この場
合、復号に要する時間はほぼ２倍になり効率的で
ない。
しかし本発明においては、シンドローム生成回
路２９とガロア体演算回路ｂとは独立した回路に
なつており、しかも時間的にずれた時点で動作を
行うから、時間の調整により、２系列の誤り訂正
符号をほぼ並列して復号することが可能である。
１系列のみ入力された信号についての前述の記述
より、シンドローム生成回路２９はシンドローム
の計算（第１ステツプ）と、誤り位置数の決定
（第３ステツプ）との２動作を、ガロア体演算回
路ｂはシンドロームの計算結果を利用したエラー
状態判断の計算（第２ステツプ）を行うことと、
ガロア体演算回路Ｃとともに誤りパターンの計算
と訂正（第４ステツプ）の動作を行う。その相互
の時間的関係は２系列の場合示した第４図で矢印
を示した径路で明らかである。そしてシンドロー
ム生成回路とガロア体演算回路との間には時間的
にあきがある。
路２９とガロア体演算回路ｂとは独立した回路に
なつており、しかも時間的にずれた時点で動作を
行うから、時間の調整により、２系列の誤り訂正
符号をほぼ並列して復号することが可能である。
１系列のみ入力された信号についての前述の記述
より、シンドローム生成回路２９はシンドローム
の計算（第１ステツプ）と、誤り位置数の決定
（第３ステツプ）との２動作を、ガロア体演算回
路ｂはシンドロームの計算結果を利用したエラー
状態判断の計算（第２ステツプ）を行うことと、
ガロア体演算回路Ｃとともに誤りパターンの計算
と訂正（第４ステツプ）の動作を行う。その相互
の時間的関係は２系列の場合示した第４図で矢印
を示した径路で明らかである。そしてシンドロー
ム生成回路とガロア体演算回路との間には時間的
にあきがある。
このあきを第２の系列のデータ処理に有効に利
用しうる。第４図は全体のタイムスケジユールで
ある。第２系列の各動作は第１系列の各動作に対
し同一の一定時間遅れるが、全く同様である。
用しうる。第４図は全体のタイムスケジユールで
ある。第２系列の各動作は第１系列の各動作に対
し同一の一定時間遅れるが、全く同様である。
なお第３図のガロア体演算回路について最後に
簡単に説明する破線ｂ内はai×aj＝aitjなる乗除算
回路である。バツフア１３に加わるデータはベク
トル表現であるが、これをベクトル−インデツク
ス変換ROM１４により指数表現に変換し、マル
チプレクサ１５を介してバツフア１７に格納され
る。また、同じように、バツフア１３に加わる他
方のデータはベクトル−インデツクス変換ROM
１５をとおつた後、極性制御１６を介して別の径
路を経て、バツフア１８に格納される。この両者
をMOD（2m−１）加算回路により指数加算して
バツフア２０に格納する。さらに、インデツクス
−ベクトル変更ROM２１によりベクトル表現に
変換する。この値は再度バツフアメモリ１２に記
憶する。除算はa-x＝a2m-1-x（∵a2m＝０）が成立
するから、指数表現の１の補数すなわちビツトの
反転を行えばよい。これは極性制御１６でよつて
行なう。
簡単に説明する破線ｂ内はai×aj＝aitjなる乗除算
回路である。バツフア１３に加わるデータはベク
トル表現であるが、これをベクトル−インデツク
ス変換ROM１４により指数表現に変換し、マル
チプレクサ１５を介してバツフア１７に格納され
る。また、同じように、バツフア１３に加わる他
方のデータはベクトル−インデツクス変換ROM
１５をとおつた後、極性制御１６を介して別の径
路を経て、バツフア１８に格納される。この両者
をMOD（2m−１）加算回路により指数加算して
バツフア２０に格納する。さらに、インデツクス
−ベクトル変更ROM２１によりベクトル表現に
変換する。この値は再度バツフアメモリ１２に記
憶する。除算はa-x＝a2m-1-x（∵a2m＝０）が成立
するから、指数表現の１の補数すなわちビツトの
反転を行えばよい。これは極性制御１６でよつて
行なう。
０は指数表現が得られなく０×ｘ＝０〓〓〓〓
〓（2m）であるからφ判別回路２３により一方の
データのφ判別を行い、この情報をラツチ２４若
しくはラツチ２５に、データがバツフア１７，１
８のいずれかに送られたかにあわせて格納してお
く。バツフア１７およびバツフア１８の格納デー
タのいづれか一方が０であれば演算結果はφとな
るのでOR回路２６をとおしてラツチ２７に送ら
れ、これはリセツト信号としてインデツク−ベク
トル変換ROM２１の出力のいかんにかゝわらず
φを出力させバツフア２２にφを格納させる。
〓（2m）であるからφ判別回路２３により一方の
データのφ判別を行い、この情報をラツチ２４若
しくはラツチ２５に、データがバツフア１７，１
８のいずれかに送られたかにあわせて格納してお
く。バツフア１７およびバツフア１８の格納デー
タのいづれか一方が０であれば演算結果はφとな
るのでOR回路２６をとおしてラツチ２７に送ら
れ、これはリセツト信号としてインデツク−ベク
トル変換ROM２１の出力のいかんにかゝわらず
φを出力させバツフア２２にφを格納させる。
以上詳述したように本発明によればインタリー
ブにより交錯した２系列の誤り訂正符号を、ほぼ
並列に復号しうるから、特にPCMデータのよう
に実時間で誤り訂正を実施し、そのデータ出力を
利用しなければならない場合には極めて有効であ
る。
ブにより交錯した２系列の誤り訂正符号を、ほぼ
並列に復号しうるから、特にPCMデータのよう
に実時間で誤り訂正を実施し、そのデータ出力を
利用しなければならない場合には極めて有効であ
る。
第１図は、シンドローム生成回路を示す図、第
２図は誤り状態判断のためのフローチヤート、第
３図は本発明の一実施例である誤り訂正回路の構
成図、第４図は第３図の回路の動作を示すための
説明図である。 ｂ……ガロア体演算回路（誤り状態の計算）、
１４……ベクトル・インデツクス変換ROM、１
６……極性制御、１９……MOD（2m−１）加算
回路、２１……インデツクス・ベクトル変換
ROM、２３……φ判別回路、２８……誤り判定
回路、２９……シンドローム生成回路、３０……
誤り位置検出回路、３１……制御信号発生回路、
Ｃ……ガロア体演算回路（誤り訂正回路）。
２図は誤り状態判断のためのフローチヤート、第
３図は本発明の一実施例である誤り訂正回路の構
成図、第４図は第３図の回路の動作を示すための
説明図である。 ｂ……ガロア体演算回路（誤り状態の計算）、
１４……ベクトル・インデツクス変換ROM、１
６……極性制御、１９……MOD（2m−１）加算
回路、２１……インデツクス・ベクトル変換
ROM、２３……φ判別回路、２８……誤り判定
回路、２９……シンドローム生成回路、３０……
誤り位置検出回路、３１……制御信号発生回路、
Ｃ……ガロア体演算回路（誤り訂正回路）。
Claims (1)
- １ 符号化した２系列のデジタル信号の誤りをリ
ード・ソロモン符号を用いて訂正する誤り訂正回
路において、前記２系列のデジタル信号をブロツ
ク毎に交互に入力しシンドロームを生成するシン
ドローム生成回路と、前記シンドローム生成回路
に接続され、誤り状態数を計算するガロア体演算
回路と、誤り判定回路と、前記シンドローム生成
回路に接続され、前記誤り状態数に応じてチエン
アルゴリズムにより誤り位置を検出する誤り位置
検出回路と、前記誤り状態数および前記誤り位置
に応じて誤り訂正を行なうガロア体加算回路とを
有し、第１系列のシンドロームを計算した後、前
記第１の系列の誤り状態の計算と第２系列のシン
ドローム計算、および前記第１系列の誤り位置検
索と前記第２系列の誤り状態の計算、ならびに前
記第１系列の誤り訂正と前記第２系列の誤り位置
検索とを夫々この順に並列に実行することを特徴
とする誤り訂正回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171682A JPS5961332A (ja) | 1982-09-30 | 1982-09-30 | 誤り訂正回路 |
| US06/537,211 US4593394A (en) | 1982-09-30 | 1983-09-29 | Method capable of simultaneously decoding two reproduced sequences |
| EP83109813A EP0105499B1 (en) | 1982-09-30 | 1983-09-30 | Method capable of simultaneously decoding two reproduced sequences |
| DE8383109813T DE3382025D1 (de) | 1982-09-30 | 1983-09-30 | Verfahren geeignet zur simultandekodierung von zwei wiedergegebenen sequenzen. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171682A JPS5961332A (ja) | 1982-09-30 | 1982-09-30 | 誤り訂正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961332A JPS5961332A (ja) | 1984-04-07 |
| JPS6316929B2 true JPS6316929B2 (ja) | 1988-04-12 |
Family
ID=15927738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171682A Granted JPS5961332A (ja) | 1982-09-30 | 1982-09-30 | 誤り訂正回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4593394A (ja) |
| EP (1) | EP0105499B1 (ja) |
| JP (1) | JPS5961332A (ja) |
| DE (1) | DE3382025D1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601673A (ja) * | 1983-06-17 | 1985-01-07 | Sony Corp | 誤り検出方法 |
| EP0136587B1 (en) * | 1983-09-06 | 1991-04-17 | Kabushiki Kaisha Toshiba | Error correction circuit |
| US4727547A (en) * | 1984-07-18 | 1988-02-23 | Willi Studer | Method and apparatus for decoding |
| GB2164479B (en) * | 1984-09-10 | 1988-09-07 | Sony Corp | Recording audio signals |
| JP2539353B2 (ja) * | 1984-10-05 | 1996-10-02 | 株式会社日立製作所 | Ｐｃｍ信号再生方法及び装置 |
| JP2557340B2 (ja) * | 1984-10-31 | 1996-11-27 | 株式会社東芝 | デジタル再生装置におけるデインタ−リ−ブ処理用メモリの制御方法 |
| CA1258134A (en) * | 1985-04-13 | 1989-08-01 | Yoichiro Sako | Error correction method |
| JPS62120670A (ja) * | 1985-11-20 | 1987-06-01 | Sony Corp | デ−タの誤り訂正方法 |
| US4796110A (en) * | 1986-02-18 | 1989-01-03 | Irwin Magnetic Systems, Inc. | System and method for encoding and storing digital information on magnetic tape |
| JPH07107782B2 (ja) * | 1986-02-28 | 1995-11-15 | ソニー株式会社 | ディジタルテープレコーダ |
| JPS641334A (en) * | 1987-06-24 | 1989-01-05 | Matsushita Electric Ind Co Ltd | Error corrector |
| JP3153995B2 (ja) * | 1989-07-29 | 2001-04-09 | ソニー株式会社 | 復号装置 |
| JPH03166826A (ja) * | 1989-11-25 | 1991-07-18 | Victor Co Of Japan Ltd | 誤り検出訂正装置 |
| KR930007928B1 (ko) * | 1991-01-31 | 1993-08-21 | 삼성전자 주식회사 | 오류정정방법 및 장치 |
| KR950002304B1 (ko) * | 1992-10-07 | 1995-03-16 | 삼성전자주식회사 | 다중 오류정정 방법 |
| US5577054A (en) * | 1994-09-13 | 1996-11-19 | Philips Electronics North America Corporation | Device and method for performing error detection on an interleaved signal portion, and a receiver and decoding method employing such error detection |
| JPH11112358A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | データの誤り訂正方法及び誤り訂正装置 |
| CA2298919C (en) * | 1999-02-19 | 2006-04-18 | Ntt Mobile Communications Network Inc. | Interleaving and turbo encoding using prime number permutations |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105314A (en) * | 1980-01-24 | 1981-08-21 | Sony Corp | Pcm signal processing device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4142174A (en) * | 1977-08-15 | 1979-02-27 | International Business Machines Corporation | High speed decoding of Reed-Solomon codes |
| JPS5929980B2 (ja) * | 1979-04-05 | 1984-07-24 | 三菱電機株式会社 | 符号化復号化方式 |
| GB2048529A (en) * | 1979-05-08 | 1980-12-10 | Honeywell Inf Systems | Error detection and correction system |
| JPS56119550A (en) * | 1980-02-25 | 1981-09-19 | Sony Corp | Transmission method of pcm signal |
| JPS574629A (en) * | 1980-05-21 | 1982-01-11 | Sony Corp | Data transmitting method capable of correction of error |
| JPS5710558A (en) * | 1980-06-20 | 1982-01-20 | Sony Corp | Error correcting method |
| CA1170776A (en) * | 1980-07-18 | 1984-07-10 | Yoichiro Sako | Method of error correction of blocks of data |
| JPS5753806A (en) * | 1980-09-16 | 1982-03-31 | Toshiba Corp | Processor of digital signal |
-
1982
- 1982-09-30 JP JP57171682A patent/JPS5961332A/ja active Granted
-
1983
- 1983-09-29 US US06/537,211 patent/US4593394A/en not_active Expired - Lifetime
- 1983-09-30 EP EP83109813A patent/EP0105499B1/en not_active Expired
- 1983-09-30 DE DE8383109813T patent/DE3382025D1/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105314A (en) * | 1980-01-24 | 1981-08-21 | Sony Corp | Pcm signal processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0105499B1 (en) | 1990-11-28 |
| DE3382025D1 (de) | 1991-01-10 |
| US4593394A (en) | 1986-06-03 |
| JPS5961332A (ja) | 1984-04-07 |
| EP0105499A3 (en) | 1986-12-30 |
| EP0105499A2 (en) | 1984-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6316929B2 (ja) | ||
| EP0114938B1 (en) | On-the-fly multibyte error correction | |
| US5440570A (en) | Real-time binary BCH decoder | |
| US4504948A (en) | Syndrome processing unit for multibyte error correcting systems | |
| US6820232B2 (en) | Device and method for detecting errors in CRC code having reverse ordered parity bits | |
| US5694330A (en) | Error correction method including erasure correction, and apparatus therefor | |
| EP0249982A2 (en) | Decoder | |
| JPH0728227B2 (ja) | Ｂｃｈ符号の復号装置 | |
| JPH10107650A (ja) | 誤り検出回路および誤り訂正回路 | |
| US8201060B2 (en) | Methods and systems for rapid error correction of Reed-Solomon codes | |
| EP1102406A2 (en) | Apparatus and method for decoding digital data | |
| US20150007000A1 (en) | Additional Error Correction Apparatus and Method | |
| Tang et al. | Coding for error control | |
| JP3241851B2 (ja) | 誤り訂正復号装置 | |
| JP2575506B2 (ja) | チエンサーチ回路 | |
| EP1037148A1 (en) | Error coding method | |
| JP2694794B2 (ja) | 誤り訂正処理方法 | |
| JPH0133055B2 (ja) | ||
| KR100407131B1 (ko) | 조합회로를 이용한 리드-솔로몬 디코더 | |
| JPH0351008B2 (ja) | ||
| JPH0636286B2 (ja) | 誤り訂正方法及び装置 | |
| KR0155762B1 (ko) | 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기 | |
| Hsiao | Single-Channel Error Correction in an f-Channel System | |
| JP2500141B2 (ja) | 誤り訂正方法及び装置 | |
| JP3268926B2 (ja) | 誤り訂正回路 |