KR0155762B1 - 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기 - Google Patents

효율적인 에러정정 능력을 가진 리드-솔로몬 복호기 Download PDF

Info

Publication number
KR0155762B1
KR0155762B1 KR1019940013928A KR19940013928A KR0155762B1 KR 0155762 B1 KR0155762 B1 KR 0155762B1 KR 1019940013928 A KR1019940013928 A KR 1019940013928A KR 19940013928 A KR19940013928 A KR 19940013928A KR 0155762 B1 KR0155762 B1 KR 0155762B1
Authority
KR
South Korea
Prior art keywords
output signal
error
output
storage means
storing
Prior art date
Application number
KR1019940013928A
Other languages
English (en)
Other versions
KR960003121A (ko
Inventor
오영욱
김대영
최영운
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940013928A priority Critical patent/KR0155762B1/ko
Publication of KR960003121A publication Critical patent/KR960003121A/ko
Application granted granted Critical
Publication of KR0155762B1 publication Critical patent/KR0155762B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1545—Determination of error locations, e.g. Chien search or other methods or arrangements for the determination of the roots of the error locator polynomial

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기를 공개한다. 그 회로는 수신된 데이타를 정정하기 시작하는 시점까지 저장하는 제1저장수단, 에러 위치 번호와 에러 값을 이용하여 에러 패턴을 생성하는 에러 패턴 생성수단, 상기 제1저장수단과 상기 에러 패턴 생성수단의 출력신호를 입력하여 갈로이스 필드상에서의 가산을 수행하는 제1가산수단, 상기 제1가산수단의 출력신호의 오증을 계산하는 오증 계산수단, 상기 오증 계산수단이 오증을 계산하는 동안 상기 제1가산수단의 출력 데이타를 저장하는 제2저장수단, 상기 에러 패턴 생성수단의 출력신호를 저장하는 제3저장수단, 상기 제2, 제3저장수단의 출력신호를 입력하여 갈로이스 필드상에서의 가산을 수행하는 제2가산수단, 상기 오증 계산수단의 출력신호에 응답하여 상기 제3저장수단과 상기 제2가산수단의 출력신호를 선택적으로 출력하기 위한 선택수단으로 구성되어 있다. 따라서, 효율적으로 에러를 정정할 수가 있다.

Description

효율적인 에러정정 능력을 가진 리드-솔로몬 복호기
제1도는 본 발명의 효율적인 에러정정 능력을 가진 리드-소로몬 복호기의 블럭도이다.
제2도는 제1도에 나타낸 저장수단의 블럭도이다.
제3도는 제2도에 나타낸 제1저장수단의 블럭도이다.
제4도는 제2도에 나타낸 제2저장수단의 블럭도이다.
본 발명은 리드-솔로몬 복호기에 관한 것으로, 특히 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기에 관한 것이다.
리드-솔로몬(Reed-Solomon;RS)복호기에서는 전송로상의 잡음으로 인하여 발생한 에러가 에러 정정능력을 넘어서면 복호 에러가 발생하게 된다. 복호 에러가 발생하면 정정된 데이타에 원래 수신된 데이타보다 더 많은 에러가 포함될 수 있다. 그러므로, RS 복호기에는 반드시 에러정정 능력을 넘어선 에러의 발생여부를 판정할 수 있는 기능이 필요하다. 종래의 RS 복호기는 이와 같은 기능을 수행하는 기능이 없어서 사용자가 이 복호기를 가지고 시스템을 설계시 많은 어려움을 겪게 된다.
본 발명의 목적은 종래에는 구비되지 아니한 복호에러 검출기능을 복호기에 부가하여 복호성능을 높일 수 있는 리드-솔로몬 복호기를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 리드-솔로몬 복호기는 수신된 데이타를 정정하기 시작하는 시점까지 저장하는 제1저장수단, 에러 위치 번호와 에러 값을 이용하여 에러 패턴을 생성하는 에러 패턴 생성수단, 상기 제1저장수단과 상기 에러 패턴 생성수단의 출력신호를 입력하여 갈로이스 필드상에서의 가산을 수행하는 제1가산수단, 상기 제1가산수단의 출력신호의 오증을 계산하는 오증 계산수단, 상기 오증계산수단이 오증을 계산하는 동안 상기 제1가산수단의 출력 데이타를 저장하는 제2저장수단, 상기 에러 패턴 생성수단의 출력신호를 저장하는 제3저장수단, 상기 제2, 제3저장수단의 출력신호를 입력하여 갈로이스 필드상에서의 가산을 수행하는 제2가산수단, 상기 오증 계산수단의 출력신호에 응답하여 상기 제3저장수단과 상기 제2가산수단의 출력신호를 선택적으로 출력하기 위한 선택수단으로 구성되어 있다.
첨부된 도면을 참고로 하여 본 발명의 리드-솔로몬 복호기를 설명하면 다음과 같다.
제1도는 본 발명의 리드-솔로몬 복호기의 블럭도이다.
제1도에 있어서, 리드-솔로몬 복호기는 버퍼 레지스터(1) 즉 제1저장수단, 에러 패턴 생성기(2), 제1가산기(3), 레지스터(4) 즉 제3저장수단, 버퍼(5) 즉 제2저장수단, 오증 계산수단(6), 제2가산기(7), 및 멀티플렉서(8) 즉 선택수단으로 구성되어 있다.
상기 구성의 동작을 설명하면 다음과 같다.
오증 계산수단(6)의 출력값이 0이면 정정된 데이타를 출력하고, 그렇지 않으면, 수신된 데이타를 출력한다. 버퍼 레지스터(1)는 수신된 데이타를 정정하기 시작하는 시점까지 저장한다. 에러 패턴 생성기(2)는 체인 탐색(chien's search) 블럭의 출력인 에러 위치 번호와 에러값 블럭에서 생성된 에러값을 이용하여 에러 패턴을 생성한다. 제1가산기(3)는 버퍼 레지스터(1)의 출력신호와 에러패턴 생성기(2)의 출력신호를 갈로이스 필드상(Galois Field)에서 가산한다. 오증 계산수단(6)은 정정된 데이타의 오증을 다시한번 계산하는 것으로, 만약, 오증 값이 0이면 수신된 데이타에는 에러 정정능력을 넘어서지 않는 에러가 발생한 것이므로 정정된 데이타를 출력시키고, 그렇지 않으면, 수신된 데이타에는 에러 정정능력을 넘어선 에러가 발생한 것이므로 수신된 데이타를 그대로 출력한다. 버퍼(5)는 정정된 데이타의 오증을 다시 한번 계산하는 동안 정정데이타를 저장한다. 이 버퍼는 n(부호어의 길이) 심볼의 데이타를 저장할 수 있다. 레지스터(4)는 상기 에러 패턴 생성기(2)에서 발생한 에러패턴을 저장한다. 제2가산기(7)는 레지스터(4)와 버퍼(5)로 부터의 데이타를 갈로이스 필드상에서 가산한다. 멀티플렉서(8)은 오증 계산수단(6)의 출력신호에 응답하여 상기 제2가산기(7)의 출력신호와 상기 버퍼(5)의 출력신호를 선택하여 출력신호(OUT0)을 출력한다.
즉, 본 발명의 리드-솔로몬 복호기는 오류 정정능력을 넘어선 오류의 발생여부를 정정된 데이타의 오증을 다시한번 계산함으로써 판정하고, 오증값에 의해 복호기의 최종 결과를 출력하는 것이다.
제2도는 제1도에 나타낸 레지스터(4) 즉, 제3저장수단의 상세 블럭도이다.
제2도에 있어서, 레지스터(4)는 mu비트 카운터(10), mu×2t디코더(20), 저장수단(30, 40), 논리합 수단(50)으로 구성되어 있다.
상기 구성의 동작을 설명하면 다음과 같다.
체인 탐색 블럭은 에러 위치 다항식을 구하여 그 근을 구하는 블럭으로, mu비트 카운터(10)는 체인 탐색(Chien's search)블럭의 출력값이 1일 때만 카운트한다. 여기에서, mu는 체인 탐색 블럭으로 부터 입력되는 에러위치를 말한다. mu×2t디코더(20)는 mu비트 카운터(10)의 mu비트의 데이타를 입력하여 2t개의 값으로 부호화하는 것으로, mu는값이 정수이면 그 정수값을 취하고, 그렇지 않으면, 정수값 +1의 값을 취한다. 여기에서, t는 에러정정 능력을 나타내는 것이다. 저장수단(30)은 제1도의 에러 패턴 생성기(20)에서 생성된 에러 패턴 출력신호(OUT1)를 mu×2t디코더(20)로 부터 생성된 신호에 의해 저장한다. 여기에서, 레지스터의 수가 2t개인 것은 전송로상에 발생한 에러의 수가 2t개 이상이라 할지라도 에러위치 다항식의 최고 차수는 2t라는 성질을 이용한 것이다. 저장수단(40)은 저장수단(30)에 저장되어 있는 에러 패턴을 n심볼 클럭마다 입력하여 n심볼 클럭동안 저장하고 있는 레지스터이다. 논리합 수단(50)은 저장수단(40)에 저장되어 있는 각각의 에러 패턴을 자리수별로 논리합하여 출력신호(OUT2)를 출력한다.
제3도는 제2도에 나타낸 저장수단(30) 즉, 제4저장수단의 각각의 레지스터의 상세 회로도이다.
제3도에 있어서, 출력신호(OUT3)의 반전된 출력신호에 응답하여 에러 패턴 출력신호( OUT1)를 저장하여 출력신호(OUT4)를 출력하는 레지스터(100)로 구성되어 있다.
레지스터(100)는 에러 패턴 생성기(2)에서 생성된 신호가 1일 때만 에러 패턴 생성기(2)에서 생성된 에러 패턴을 저장한다.
제4도는 제2도에 나타낸 저장수단(40) 즉, 제5저장수단의 상세 블럭도이다.
제4도에 있어서, 저장수단(40)은 m비트의 카운터(200, 210), 레지스터(220), m비트 가산기(230), 배타 논리합수단(240), 논리합 수단(250), 레지스터(260), 및 멀티플렉서(270)으로 구성되어 있다.
상기 구성의 동작을 설명하면 다음과 같다.
레지스터(260)은 n심볼 클럭마다 제3도의 출력신호(OUT4)를 입력으로 받아들여 저장한다. m비트 카운터(200)은 제2도의 출력신호(OUT3)가 1인 시점부터 카운트를 시작하여 m비트를 카운트한다. 여기에서. m은 갈로이스 필드 GF(2m)에서 m을 의미한다. 레지스터(220)는 카운터(200)의 출력을 n심볼 클럭마다 받아들여서 저장한다. m비트 카운터(210)는 n심볼 클럭마다 리세트되는 m비트 카운터이다. m비트 가산기(230)는 m비트 카운터(210)와 레지스터(220)의 출력신호를 입력하여 가산한다. 배타 논리합 수단(240)은 부호어 길이와 상기 m비트 가산기(230)의 출력신호를 배타논리합하는 것으로, 사용자가 설정한 보호어 길이와 가산기(230)의 출력신호를 비교한다. 논리합 수단(250)은 배타 논리합 수단(240)의 출력신호를 논리합하는 것으로, 각 자리수가 0일때만 1이 된다. 멀티플렉서(270)는 논리합 수단(250)의 반전된 출력신호에 응답하여 상기 레지스터(260)의 출력신호 또는 0의 신호를 선택적으로 출력하여 출력신호(OUT5)를 출력한다.
따라서, 본 발명에 의한 리드-솔로몬 복호기에 따르면, 오류 정정능력을 넘어선 오류의 발생여부를 정정된 데이타의 오증은 다시한번 계산함으로써 판정하고, 오증값에 의해 복호기의 최종 결과를 출력함으로써, 종래의 리드-솔로몬 복호기보다 더 효율적으로 에러 검출기능을 수행할 수가 있다.

Claims (4)

  1. 수신된 데이타를 정정하기 시작하는 시점까지 저장하는 제1저장수단; 에러 위치 번호와 에러 값을 이용하여 에러 패턴을 생성하는 에러 패턴 생성수단; 상기 제1저장수단에서 출력된 수신 데이타와 상기 에러 패턴 생성수단에서 출력되는 에러 패턴을 입력하여 갈로이스 필드상에서의 가산을 수행하는 제1가산수단; 상기 제1가산수단에서 출력되는 오증을 계산하는 오증 계산수단; 상기 오증 계산수단이 오증을 계산하는 동안 상기 제1가산수단에서 출력되는 데이타를 저장하는 제2저장수단; 상기 에러 패턴 생성수단에서 출력되는 에러패턴을 저장하는 제3저장수단; 상기 제2저장수단에서 출력되는 제1가산수단의 출력 데이타와, 제3저장수단에서 출력되는 에러패턴을 입력하여 갈로이스 필드상에서의 가산을 수행하는 제2가산수단; 상기 오증 계산수단의 출력신호에 응답하여 상기 제3저장수단과 상기 제2가산수단의 출력신호를 선택적으로 출력하기 위한 선택수단을 구비한 것을 특징으로 하는 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기.
  2. 제1항에 있어서, 상기 제3저장수단은 상기 에러위치를 입력하여 계수하기 위한 계수수단; 상기 계수수단의 출력신호를 입력하여 에러 정정능력의 2배의 비트 데이타로 복호화하기 위한 디코딩 수단; 상기 에러 패턴 생성수단의 출력신호를 상기 디코딩 수단의 출력신호에 응답하여 저장하기 위한 제4저장수단; 상기 제4저장수단의 출력신호를 입력하여 저장하기 위한 제5저장수단; 상기 제5저장수단에 저장된 각각의 에러 패턴을 자리수별로 논리합하여 출력하기 위한 논리합수단을 구비한 것을 특징으로 하는 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기.
  3. 제2항에 있어서, 상기 제4저장수단은 상기 디코딩 수단의 출력신호에 응답하여 상기 에러 패턴 생성수단에서 출력되는 에러패턴을 저장하기 위한 레지스터로 구성된 것을 특징으로 하는 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기.
  4. 제2항에 있어서, 상기 제5저장수단은 상기 디코딩 수단의 출력신호를 데이타 비트수 만큼 계수하기 위한 제1계수수단; 상기 제1계수수단의 출력신호를 저장하기 위한 레지스터; 클럭신호에 응답하여 상기 소정 비트수 만큼 계수하기 위한 제2계수수단; 상기 레지스터와 상기 제2계수수단의 출력신호를 입력하여 가산하기 위한 가산수단; 부호어 길이와 상기 가산수단의 출력신호를 입력하여 배타 논리합하기 위한 배타 논리합수단; 상기 배타 논리합수단의 출력신호를 논리합하기 위한 논리합수단; 상기 클럭신호에 응답하여 상기 제4저장수단의 출력신호를 저장하기 위한 레지스터; 상기 논리합수단의 출력신호에 응답하여 상기 레지스터의 출력신호와 0의 데이타를 선택적으로 출력하기 위한 선택수단을 구비하여 최종적인 출력을 발생하는 것을 특징으로 하는 효율적인 에러 정정능력을 가진 리드-솔로몬 복호기.
KR1019940013928A 1994-06-20 1994-06-20 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기 KR0155762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940013928A KR0155762B1 (ko) 1994-06-20 1994-06-20 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940013928A KR0155762B1 (ko) 1994-06-20 1994-06-20 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기

Publications (2)

Publication Number Publication Date
KR960003121A KR960003121A (ko) 1996-01-26
KR0155762B1 true KR0155762B1 (ko) 1998-12-15

Family

ID=19385655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013928A KR0155762B1 (ko) 1994-06-20 1994-06-20 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기

Country Status (1)

Country Link
KR (1) KR0155762B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850553B1 (ko) * 2006-11-30 2008-08-06 (주)제이알메디칼 의료기기용 냉풍기의 공기분사구

Also Published As

Publication number Publication date
KR960003121A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
EP0364475B1 (en) Multiple pass error correction process and apparatus for product codes
US4958349A (en) High data rate BCH decoder
US4402045A (en) Multi-processor computer system
US4099160A (en) Error location apparatus and methods
US4928280A (en) Fast processor for multi-bit error correction codes
US4504948A (en) Syndrome processing unit for multibyte error correcting systems
WO2000057561A1 (en) Pipelined high speed reed-solomon error/erasure decoder
US8694872B2 (en) Extended bidirectional hamming code for double-error correction and triple-error detection
US5805617A (en) Apparatus for computing error correction syndromes
JPH0728227B2 (ja) Ｂｃｈ符号の復号装置
EP0249982A2 (en) Decoder
JP2001524274A (ja) 短縮ファイア符号エラートラッピング復号方法および装置
JP3279624B2 (ja) Ｃｒｃ演算に基づく１ビット誤り訂正回路
KR19990026630A (ko) 리드-솔로몬 복호기와 그 복호방법
JP3245290B2 (ja) 復号方法とその装置
KR0155762B1 (ko) 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기
US5666369A (en) Method and arrangement of determining error locations and the corresponding error patterns of received code words
KR100192804B1 (ko) 리드 솔로몬 복호화기에서의 다항식 평가 장치
EP0793352B1 (en) Apparatus for determining the error evaluator polynomial for use in a Reed-Solomon decoder
JP3223513B2 (ja) 誤り訂正復号装置
KR100192802B1 (ko) 리드 솔로몬 디코더의 에러값 계산 및 정정 장치
KR950008485B1 (ko) 단일에러정정용 리드-솔로몬 복호기
KR100407131B1 (ko) 조합회로를 이용한 리드-솔로몬 디코더
KR900001066Y1 (ko) 에러 정정용 데코오더 회로의 소거신호 계수회로
KR940007422B1 (ko) 버퍼레지스터를 사용하지 않는 rs 복호시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee