KR900001066Y1 - 에러 정정용 데코오더 회로의 소거신호 계수회로 - Google Patents

Abstract

내용 없음.

Description

에러 정정용 데코오더 회로의 소거신호 계수회로

제1도는 종래의 2중 R-S데코오더회로의 블륵도.

제2드는 종래의 R-S데코오더회로의 블록도.

제3도는 본 고안에 따른 R-S데코오더회로의 블럭도.

제4도는 본 고안에 따른 소거신호 계수회로의 구체회로도.

* 도면의 주요부분에 대한 부호의 설명

24 : 소거신호 계수회로 25 : 다항식 차수 비교회로

31 : 앤드게이트 34 : 낸드게이트

33 : 카운터 35 : 래치회로

본 고안은 에러정정용 데코오더(Decoder)회로의 소거신호(Erasure)를 계수하는 회로에 관한 것으로, 특히R-S(Reed-Solomon)코우드를 사용하는 2중 데코오더에서 소거신호를 계수하는 회로에 관한 것이다.

R-S부호는 순회부호의 일종인 BCH부호중 중요한 위치를 차지하고 있는 비2원 BCH부호로서 다중 오류를 정정하는 가장 강력한 부호로 알려져 왔다.

또한 에러정정 능력의 향상을 위해 두개의 R-S부호를 함께 사용하는 2중 R-S데코오더 방식이 사용되고있다.

이와 같은 2중 R-S데코오더 방식은 콤팩트 디스크와 같은 디스크상의 스크래치와 같은 연속적 오류로 부터 생기는 잡음을 제거하여 사용자가 확실하게 정보원으로 부터의 정보를 수신할 수 있게 하는데 사용되는 강력한 방식으로 알려져 왔다.

즉 이와같은 2중 R-S데코오더 방식은 제1도에 도시한 바와 같이 에러를 정정하며, 에러정정 능력범위를 넘어섰을때 하나의 수신 코오드 워드내의 모든 데이터 심볼에 대해 소거신호를 발생하는 제1R-S데코오더(1)와, 상기 제1R-S데코오더(1)의 출력 소거 신호를 다수의 지연회로를 사용하여 버어스트 에러를 램덤에러로 재배치하는 디인터리브(De-interleave)(2)와, 상기 디인터리브(2)에서 램덤에러화 된 데이터 심볼의 에라타(errata)(에러 및 소거신호를 총칭하는 말임)를 정정하는 제2R-S데코오더(3)로 구성하는 방식이다.

전술한 바와 같은 2중 R-S데코오더 방식중 제2R-S데코오더(3)의 종래의 회로도는 제2도에 도시한 바와같은 구성으로 되어 있었으며 그 동작은 하기와 같다.

입력단자(19)로 데이터 상태신호r(x)가 입력하고 상기 데이터 상태신호가 정상적인 오류가 없는 데이터신호일때에는 신드롬 연산회로(11)의 신드롬 값은 모두 "0"이 되므로 케이트(17)의 출력은 없게 되고 상기 단자(19)로 입력하는 데이터 신호는 버퍼 레지스터(l4) 및 가산기(18)를 통해 출력단자(20)로 츨력한다.

그러나 에러 및 소거신호(에리타)가 포함된 데이터 상태신호가 입력단자(19)로 입력하면 신드롬 연산회로(11)는 상기 에러에 대한 오증(Syndrome)Si를 연산하여 출력함과 동시에 소거신호 위치다항식 발생회로(12)는 소거신호 위치 다항식 Ω(x)를 출력한다.

따라서 B/M(Berlekamp-Massey) 연산회로(13)는 B/M반복 앨거리즘을 사용하여 상기 신드롬 연산회로(11)의 출력과 소거신호 위치 다항식 Ω(x)을 입력하여 에라타 위치 다항식 σ(x)과 그 계수 σi를 출력한다.

그러므로 에러위치 검출회로(15)는 에라타위치 다항식 σ(x)로 부터 에러 및 소거위치 xi를 연산하여 출력하며, 에러값 연산회로(16)는 상기 에라타 위치 다항식의 계수 σi와 신드롬 Si와 에러 및 소거 신호위치 xi를 입력하여 에러값 또슨 소거신호 값을 출력하고 게이트(17)에 입력시키므로써 상기 에러 및 소거신호 위치 xi에 의해 제어를 받는 상기 게이트(17)의 출력으로 상기 에러값 또는 소거신호가 버퍼레지스터(14)에서 출력하는 데이터상태 신호에 가산기 (18)에서 가산됨으로써 에라타 정정을 할 수 있는 구성으로 되어 있었다.

그러나 상기와 같은 제2R-S데코오더 회로에 있어서는 소거신호를 확실하게 검출하여 소거신호 정정을 정확히 수행하지 못하는 결점이 있어왔다.

또한 종래의 소거신호를 구별하는 방법으로는 하나의 코오드 워드 앞에 소거신호인지 데이터 인지를 구별하는 한개의 검사비트를 두는 방식도 있어 왔지만 본 고안은 한 코오드 워드내에서 16진수로 "FF"인 심벌을 소거신호로 사용하는 방식을 채용하는 것으로 한다.

따라서 본 고안은 소거신호를 확실하게 계수하여 소거신호의 정정을 정확히 할 수있는 R-S디코오더의 소거신호 계수회로를 제공함에 있다.

상기와 같은 본 고안의 목적을 달성하기 위하여 오증을 연산하는 신드롬 연산회로와 소거신호 위치다항식을 발생하는 소거신호 위치다항식 발생회로와, 에라타 위치 다항식 및 그 계수를 출력하는 B/M연산회로와, 에라타의 위치를 검출 출력하는 에러위치 검출회로와, 에라타 값을 연산출력하는 에러값 연산회로와, 상기 에라타위치에 따른 제어로 상기 에라타 값을 출력하는 게이트와, 상기 입력하는 데이터 상태신호를 기억하고 쉬프트하는 버퍼레지스터와. 상기 버퍼레지스터에서 출력하는 데이터 신호에 상기 에라타 값을 가산하므로서 에라타 정정을 하는 가산기를 구비하는 R-S데코오더 회로에 있어서, 상기 입력하는 데이터상태 신호중 소거신호의 갯수를 에러정정 능력의 범위내에서 계수하여 출력하는 소거신호 계수회로와, 상기 소거신호 계수회로에서 출력하는 소거신호 다항식의 최고차항 차수를 비교하여 출력하는 다항식 차수 비교회로를 구비하여 상기 다항식차수 비교회로의 출력으로 상기 B/M 연산회로에서 에라타 위치 다항식 σ(x) 및 계수 σi을 정확히 비교 검출하는 회로를 제공함을 특징으로 한다.

이하 본 고안을 도면을 참조하여 상세히 설명한다.

제3도는 본 고안에 따른 전제블록도를 나타낸 도면으로써 입력단자(19)를 통해 입력하는 데이터 상태신호r(x)를 입력하여 상기 데이터 상태신호중 소거신호의 갯수를 에러정정능력의 범위내에서 계수하여 출력하는 소거신호 계수회로(24)와, 상기 계수출력값을 입력하여 소거위치 다항식의 최고차항 차수를 비교하여 출력하는 다항식 차수 비교회로(25)와, 상기 다항식 차수 비교회로(25)의 출력을B/M연산회로(13)가 입력하여 에라타 위치 다항식 및 그 계수를 정확히 비교검출 출력하는 것을 제외하고는 제2도의 종래의 R-S데코오더 회로와 동일한 동작을 한다.

또한 제2도의 블럭과 동일 기능을 하는 제3도의 블럭을 제2도의 참조번호와 동일한 번호를 사용하여 표시하였다.

제4도는 본 고안에 따른 제3도의 소거신호 계수회로의 구체회로도로를 나타낸 도면으로서, 데이터상태 신호r(x)를 입력하는 앤드게이트(31)와. 상기 앤드게이트(31)의 출력과 카운터(33)의 출력을 입력하는 낸드게이트(34)의 궤환 출력을 입력하는 낸드게이트(32) 및 상기 낸드게이트(32)의 출력을 Carry 입력단자로 입력함과 동시에 클럭펄스 20를 클럭 입력단자 CLK로 입력하며, 리세트 신호 RE를 리세트단자로 입력하고 상기 Carry입력단자로 "로우"의 신호가 입력할 때만 출력단자 Q₀-Q₂로 카운트 출력을 내는 카운터(33)와, 상기 카운터의 출력을 입력단자 D₀-D₂로 입력하여 클럭펄스 입력단자 CLK로 입력하는 클럭펄스에 따라 상기 카운터(33)의 출력을 출력단자 Q₀-Q₂에 래치하는 래치회로(35)로 구성한다.

제4도의 본 고안에 따른 소거신호 계수회로의 작동관계는 한 코오드 워드가 20심벌 즉 데이터상태 신호 다항식 r(x)이 r(x) = r₁₉x¹⁹+ r₁₈x¹⁸+ ……+r₂x²+r₁+r₀이여 심벌 r₁₉…r₀이 각각8비트이며, r₁₃, r₁₀, r₃및 r₀심벌이 소거신호(16진수로 "FF"이고, 2진수로 "1111 1111")라 가정하고 설명하기로 한다.

하나의 데이터상태 신호열 r₁₉, r₁₈… r1, r₀가 입력하기 전에는 카운터(33)에 리세트 신호RE를 인가하므로써 상기 카운터(33)의 출력단자 Q.₀-Q₂의 출력을 '로우'상태 (이하 "0"라 칭함)로 클리어 시킨다.

이때 상기 리세트 신호 RE는 하나의 데이터 상태신호 r₁₉, r₁₈…… r₁, r₀가 입력될때 마다 인가되어 카운터(33)를 리세트한다.

따라서 이때에는 낸드게이트(34)의 출력은 "하이"상태(이하 "1"라 칭항)로 되고, 라인(40)은 "1"을 유지한다.

지금 상기 하나의 데이터상태 신호열 r₁₉, r₁₈…… r₁, r₀앤드게이트(31)로 입력하기 시작하면 첫번째의 소거신호를 가지는 심벌 r₁₃이 입력하기 전에는 낸드게이트(32)의 출력은 "1"을 유지하고, 카운터(33)는 계수동작을 하지 않는 전술한 클리어 상태가 지속된다.

이때 상기 앤드게이트(31)은 각 8비트의 데이터로 구성된 심볼 r₁₉, r₁₈…… r₁, r₀중 8비트 모두 논리 "1"를 가지는 소거신호 심볼만을 게이팅 하여 논리 "1"을 출력하는 게이트이다.

따라서 상기 한 심벌 r₁₃이 입력하면 앤드게이트(31)의 출력은 "1"이 된다.

즉 앤드게이트(31)은 8비트가 모두 1111 1111을 가지는 소거신호 심볼 r₁₃이 입력하면 논리 "1"를 출력한다. 이때 낸드게이트 (32)의 출력은 "0"가 되며 이로인하여 상기 카운터(33)의 Carry단자는 "로우"로 된다. 상기 카운터(33)은 TTL인 HC 161을 사용한 예로서 Carry단자가 "로우"일때만 클럭 20를 카운팅하고, "하이"가 입력되면 카운팅 중지(Non-Counting)한다.

따라서 2진수로 모두 1111 111l로 된 심롤 r₁₃이 소거신호로 입력되면 상기 카운터(33)는 클럭필스 20을 계수동작하여Q,₀="1" "1", Q₁="0", Q₂="0"로출력한다.

이와 같이 출력값은 8비트가 모두 1111 1111로된 두번째의 소거신호를 가지는 심벌 r₁₀입력할때까지 유지되며(앤드게이트(31)의 출력이 "0"이므로)또한 낸드게이트(34)의 출력도 "1"를 유지하여 라인(40)은 계속 "1"을 지속한다.

두번째 상기 심벌 r₁₀이 앤드게이트(31)에 입력하면 상기 앤드게이트(31)가 논리 "1"을 출력함으로 전술한바와 같은 동작으로 낸드게이트(32)의 출력은 논리 "0"가 되고 상기 카운터(33)은 다시 클럭단자(CLK)로 입력되는 클럭 20을 계수를 하여 Q₀="0", Q₁= "0", Q₂= "0"를 출력한다.

따라서 낸드게이트(34)의 출력은 "1"을 계속 유지하고, 상기 카운터(33)는 다음번의 소거신호를 가지는 심벌r₃가 앤드게이트(31)로 입력할때까지 계수를 중단한다.

즉 8비트로 원 소거신호인 심을 r₁₀이 입력하여 앤드게이트(31)가 논리 "하이'을 출력후 8비트가 모두 논리1111 1111(FFH)로 소거신호를 나타내는 심볼 r₃가 입력하여 상기 앤드게이트(31)로 부터 "하이"가 다시 출력할때까지는 카운터(33)의 Carry 단자에 "하이"가 입력되어 계수를 중단 하게한다.

이와 같은 동작을 반복하여 8비트가 모두 논리 "하이"로 된 심볼 r₃가 입력하면 카운터(33)의 출력단자에서는 Q₀="1", Q₁= "1", Q₂= "0"가 각각 출력한다.

상기 소거신호 심볼 r₃가 입력한 후에 소거신호가 아닌 8비트의 심볼 r₂가 입력되면 앤드게이트(31)가 논리"0"를 출력함으로서 낸드게이트(32)가 논리 "하이"을 카운터(33)의 Carry 단자에 입력시킨다.

이때 "하이"논리의 Carry입력에 의하여 상기 카운터(33)은 계수를 중단하여, 마지막 소거신호를 가지는 심벌 r₀가 앤드게이트(31)로 입력하면 상기 카운터(33)는 클럭 20을 계수하여 Q₀="0", Q₁= "0", Q₂= "1"을 출력하고 이 출력은 한개의 데이터상태 신호가 입력할때 마다 클럭을 펄스를 가지는 래치회로(35)의 클럭에의해 상기 래치회로(35)의 출력단자 Q₀-Q₂에 래치된다.

이때 래치회로(35)는 TTL인 HC195를 사용한 예로 상기 카운터(33)가 하나의 데이터 상태 r₁₉, r₁₈…… r₁, r₀중 소거신호 심볼을 카운트하여 출력하는 것을 래치하여 소거신호 위치 다항식 차수신호를 출력하는 것이다.

그런데 예를들어 소거신호를 가지는 심벌이 r₁₅, r₁₃, r₁₀, r₃및 r₁의 5개라 가정하면 전숱한 동작을 반복하여 8비트가 모두 논리 1111 1111로된 마지막 소거신호를 가지는 심벌 r₁이 앤드게이트 (31)로 입력되면, 상기 앤드게이트(31)로 부터는 논리 "하이"신호를 낸드게이트(32)에 입력시킨다.

이때 낸드게이트(34)는 8비트가 모두 "1111 1111"인 소거심볼 r₁₃이 입력되어 카운터(33)로 부터 Q₁="1", Q₂= "0",출력중 Q₁="1"과 Q₂= "0"을 부논리곱하여 라인(40)으로 논리 "하이"을 출력하는 상태이다.

따라서 낸드게이트(32)로부터 논리 "로우"가 출력된다.

상기 낸드게이트(32)의 논리"로우"가 카운터(33)의 Carry 단자에 입력되면, 카운터 (33)은 클럭단자(CLK)로 입력되는 클럭펄스20를 카운팅하여 상기 카운터(33)의 출력은 Q₀="1", Q₁= "1", Q₂= "0"이 되므로 낸드게이트(34)의 출력은 "0"가 된다.

따라서 낸드게이트(32)의 출력은 라인(41)의 상태에 관계없이 "1"이 되므로 이후 소거신호를 가지는 심벌이 앤드게이트(31)로 입력된다 하더라도 상기 카운터(33)은 계수동작을 하지 않고 상기 Q₀="1", Q₁= "1", Q₂= "0"·로 고정된 출력을 유지한다.

그러므로 제4도의 소거신호 계수회로는 소거신호 4개까지는 에러정정 능력내에 있는 정정 가능한 한계라고 말할 수 있으머 카운터(33)의 출력을 낸드하여 궤환하는 낸드게이트(34)의 출력을 달리 접속함으로 에러정정능력을 확대할 수 있다.

상술한 바와 같이 본 고안은 소거신호 계수회로에서 하나의 데이터상태 신호에 실려 있는 소거신호의 갯수를 카운트하여 출력하고, 이 출력을 다항식 차수 비교회로에 입력하므로써 소거위치 다항식의 최고차항을 차수비교하여 그 결과를 B/M연산회로가 입력하여 에라타 위치 다항식의 차수와 비교함으로써 에라타 위치 다항식과 에라타 값의 연산을 정확히 할 수 있게 된다.

Claims (2)

1. 한 코드 워드가 수십 심볼이며, 하나의 심볼이 8비트인 데이터상태 신호를 입력하여 신드롬의 값을 연산하는 신드롬 연산회로(11)와, 상기 데이터상태 신호를 입력하여 소거신호 위치 다항식 Ω(x)을 발생하는 소거신호 위치 다항식 발생회로(12)와, 상기 신드롬 연산회로(1l)의 출력단자와 소거위치 다항식 발생회로(12)의 출력단에 접속되어 상기 신드롬의 값과 상기 소거 신호 위치 다항식 Ω(x)을 입력하여 에라타 위치 다항식 및 그 계수를 출력하는 B/M연산회로(13)와, 상기 B/M 연산회로(13)의 출력단자에 접속되어 그로 부터 출력되는 상기 에러타 위치 다항식을 입력하여 에라타 위치를 검출 출력하는 에러위치 검출회로(15)와, 상기 신드롬 연산회로(11)의 출력단자와 상기 B/M 연산회로(13)의 출력단자 및 에러위치 검출회로(15)의 출력단자에접속되어 상기 각회로들로 부터 출력되는 상기 신드롬 값과 에라타 위치 다항식의 계수 및 에라타 위치를 입력하여 에라타 값을 연산출력하는 에러값 연산회로(16)와, 상기 에러위치 검출회로(15)로 부터 출력되는 상기에라타 위치를 제어신호로 입력하여 상기 위치에서 상기 에러값 연산회로(16)로 부터 출력하는 에라타 값을 출력하는 게이트(17)와, 상기 입력하는 데이터 상태신호를 기억하고 숴프트 하는 버퍼레지스터(14)와, 상기버퍼레지스터(14)에서 출력하는 데이터 신호에 상기 에라타 값을 가산하므로서 에라타 정정을 하는 가산기(18)를 구비하는R-S데코오더 회로에 있어서, 상기 입력하는 네이터상태 신호중 소거신호의 갯수를 에러정정능력의 범위내에서 계수하여 소거신호 계수값을 출력하는 소거신호 제수회로(24)와, 상기 소거신호 계수회로(24)의 출력단에 접속되어 상기 계수값에 따라 소거위치 다항식의 최고 차항 차수를 비교하여 출력하는 다항식차수 비교회로(25)를 구비하여 상기 B/M연산회로(13)에서 에러타 위치 다항식 및 그 계수를 정확히 비교 검출할 수 있도록 상기 다항식 차수 비교회로(25)의 출력을 상기 B/M 연산회로(13)에 입력시킴을 특징으로 하는회로.
2. 제1항에 있어서, 소거신호 계수회로(24)가 데이터상태 신호에 따른 소거신호와 정정 능력의 한계를 벗어났는가를 결정하는 신호를 입력하여 계수입력신호를 발생하는 수만(31)(32)(34)과, 상기 수단(31)(32)(34)에접속되어 상기 계수 입력신호가 발생시 상기 계수입력을 클럭에 의해 카운팅하여 출력하여 하나의 데이터상태신호가 입력할 때마다 리세트를 하는 카운터(33)와, 상기 하나의 데이터 상태 신호가 입력할때마다 클럭에의해 상기 카운터(33)의 출력을 래치 출력하므로서 소거신호 위치다항식 최고차수신호를 출력하는 래치회로(35)로 구성함을 특징으로 하는 회로.