JPS63165896A - チツプオングラス実装用基板 - Google Patents
チツプオングラス実装用基板Info
- Publication number
- JPS63165896A JPS63165896A JP31067886A JP31067886A JPS63165896A JP S63165896 A JPS63165896 A JP S63165896A JP 31067886 A JP31067886 A JP 31067886A JP 31067886 A JP31067886 A JP 31067886A JP S63165896 A JPS63165896 A JP S63165896A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- layer
- glass mounting
- glass
- transparent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 title claims description 25
- 229910018104 Ni-P Inorganic materials 0.000 claims description 12
- 229910018536 Ni—P Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 8
- 238000007772 electroless plating Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ガラス基板上に所望の回路パターンを形成し
てこのガラス基板上にＩＣチップを実装し得るようにし
たチップオングラス実装用基板に関するものである。
てこのガラス基板上にＩＣチップを実装し得るようにし
たチップオングラス実装用基板に関するものである。
従来、このようなチップオングラス実装用基板は、例え
ば先ずガラス基板上に所定の回路パターンを有するＩＴ
Ｏ（酸化インジウム）膜等による透明電極を形成し、次
にその上から所定のボンディングメタル、引き回し電極
等のパターンを有するクロム（Ｃｒ） 、 アルミニウ
ム（Ａ１）等の金属膜を順次積層して、ガラス基板上に
所望の回路パターンを形成することにより構成されてい
る。そして、このように構成されたチップオングラス実
装用基板に、ＩＣチップをグイボンディング等により取
り付け、さらにＡｌワイヤや＾Ｕワイヤなどによりワイ
ヤボ、ンディングして、ＩＣチップのチップオングラス
実装を実現するようにしている。
ば先ずガラス基板上に所定の回路パターンを有するＩＴ
Ｏ（酸化インジウム）膜等による透明電極を形成し、次
にその上から所定のボンディングメタル、引き回し電極
等のパターンを有するクロム（Ｃｒ） 、 アルミニウ
ム（Ａ１）等の金属膜を順次積層して、ガラス基板上に
所望の回路パターンを形成することにより構成されてい
る。そして、このように構成されたチップオングラス実
装用基板に、ＩＣチップをグイボンディング等により取
り付け、さらにＡｌワイヤや＾Ｕワイヤなどによりワイ
ヤボ、ンディングして、ＩＣチップのチップオングラス
実装を実現するようにしている。
しかしながら、このようなチップオングラス実装用基板
は、金属膜を形成する際、例えばスパッタリング法、Ｅ
Ｂ（′ｒ１１子ビーム）リソグラフィ法。
は、金属膜を形成する際、例えばスパッタリング法、Ｅ
Ｂ（′ｒ１１子ビーム）リソグラフィ法。
真空蒸着法等のいわゆる乾式法にて金属膜を形成してい
るので、生産コストが高くなると共に生産性にも劣り、
また回路パターンの形成の際にフォトリソグラフィ法を
採用しているため、このフォトリソグラフィ工程が多く
、これによってもコストが高くなってしまう等の欠点が
ある。
るので、生産コストが高くなると共に生産性にも劣り、
また回路パターンの形成の際にフォトリソグラフィ法を
採用しているため、このフォトリソグラフィ工程が多く
、これによってもコストが高くなってしまう等の欠点が
ある。
本発明は、以上の点に鑑み、低コストで製造が可能であ
るチップオングラス実装用基板を提供することを目的と
している。
るチップオングラス実装用基板を提供することを目的と
している。
〔問題点を解決するための手段及び作用〕上記目的は、
本発明によれば、ガラス基板上に所定の回路パターンを
有するＩＴＯ膜等による透明電極を成膜し、さらに該透
明電極上にボンディングメタル、引き回し電極等のパタ
ーンを有するＮｉ‐Ｐ層を無電解メッキにより施し、該
Ｎｉ‐Ｐ層のうち上下に対向する基板が重なり合う部分
をフォトリソエツチング、またはリフトオフにより除去
することにより構成されていて、ｔＣチップを実装する
場合には、Ａｔワイヤによりウェッジボンディングする
ようにしたチップオングラス実装用基板によって達成さ
れる。
本発明によれば、ガラス基板上に所定の回路パターンを
有するＩＴＯ膜等による透明電極を成膜し、さらに該透
明電極上にボンディングメタル、引き回し電極等のパタ
ーンを有するＮｉ‐Ｐ層を無電解メッキにより施し、該
Ｎｉ‐Ｐ層のうち上下に対向する基板が重なり合う部分
をフォトリソエツチング、またはリフトオフにより除去
することにより構成されていて、ｔＣチップを実装する
場合には、Ａｔワイヤによりウェッジボンディングする
ようにしたチップオングラス実装用基板によって達成さ
れる。
この発明によれば、ＩＴＯ膜等による透明電極上に、ボ
ンディングメタル、引き回し電極等のパターンが無電解
Ｎｉ‐Ｐメッキにより形成されるので、従来のフォトリ
ソグラフィによる方法に比較して、より低コストでしか
も生産性良く製造することができ、また透明該８ｉｌの
パターンとその上に形成されるＮｉ Ｐ層とのずれ公
差が全くなく、さらにＸｌ‐Ｐ層の膜厚が例えば０．５
Ｊ１ｍｌ程度と比較的薄い場合にもボンディングが可
能であり、従って例えば液晶セルを作製する際にセル作
製工程においてギャップ制御が容易になり、一方ＩＣチ
ップを実装する場合にはＡｔワイヤによりウェッジボン
ディングするようにしているので、旧‐Ｐ層と＾ｌワイ
ヤとの組み合わせのために接触部分において接触電位に
よる密着破壊が発生しにくくなる。
ンディングメタル、引き回し電極等のパターンが無電解
Ｎｉ‐Ｐメッキにより形成されるので、従来のフォトリ
ソグラフィによる方法に比較して、より低コストでしか
も生産性良く製造することができ、また透明該８ｉｌの
パターンとその上に形成されるＮｉ Ｐ層とのずれ公
差が全くなく、さらにＸｌ‐Ｐ層の膜厚が例えば０．５
Ｊ１ｍｌ程度と比較的薄い場合にもボンディングが可
能であり、従って例えば液晶セルを作製する際にセル作
製工程においてギャップ制御が容易になり、一方ＩＣチ
ップを実装する場合にはＡｔワイヤによりウェッジボン
ディングするようにしているので、旧‐Ｐ層と＾ｌワイ
ヤとの組み合わせのために接触部分において接触電位に
よる密着破壊が発生しにくくなる。
以下、図面に示した実施例に基づいて本発明を説明する
。
。
第１図は本発明によるチップオングラス実装用基板の一
実施例の各製造工程を順次示しており、先ず第１図（Ａ
）に示すように、ガラス基板ｌ上に！ＴｏｌＩｌ！によ
る透明電極２を成膜し、第１図（Ｂ）に示すように該透
明電極２を適宜な方法により所定の回路パターンにパタ
ーニングし、続いて透明電極２のパターン上に重ねて第
１図（Ｃ）に示すように無電解メッキによりＸｌ‐Ｐ層
３を施す。
実施例の各製造工程を順次示しており、先ず第１図（Ａ
）に示すように、ガラス基板ｌ上に！ＴｏｌＩｌ！によ
る透明電極２を成膜し、第１図（Ｂ）に示すように該透
明電極２を適宜な方法により所定の回路パターンにパタ
ーニングし、続いて透明電極２のパターン上に重ねて第
１図（Ｃ）に示すように無電解メッキによりＸｌ‐Ｐ層
３を施す。
次に、透明電極２及びＮｉ‐Ｐ層３の上からフォトレジ
スト４を塗布する。このフォトレジスト４としては、例
えば東京応化工業株式会社製のＯＦＰ Ｒ−８００が用
いられる。そしてこのフォトレジスト４を露光現像する
ことにより第１図（Ｄ）に示すように、例えば上下に対
向する基板が重なり合う部分Ｒを除いたＸｌ‐Ｐ層３の
必要な部分にのみフォトレジスト４を残す、ここで、エ
ツチングによりＮｉ‐Ｐ層３のフォトレジスト４で覆わ
れていない部分Ｒを除去する。かかるエツチングは、例
えば、リン酸１００゛に対して硝酸５．硫酸５．酢酸５
０の割合で調合されたエツチング液に、６０℃で約５分
間浸漬することにより行う。
スト４を塗布する。このフォトレジスト４としては、例
えば東京応化工業株式会社製のＯＦＰ Ｒ−８００が用
いられる。そしてこのフォトレジスト４を露光現像する
ことにより第１図（Ｄ）に示すように、例えば上下に対
向する基板が重なり合う部分Ｒを除いたＸｌ‐Ｐ層３の
必要な部分にのみフォトレジスト４を残す、ここで、エ
ツチングによりＮｉ‐Ｐ層３のフォトレジスト４で覆わ
れていない部分Ｒを除去する。かかるエツチングは、例
えば、リン酸１００゛に対して硝酸５．硫酸５．酢酸５
０の割合で調合されたエツチング液に、６０℃で約５分
間浸漬することにより行う。
最後に、フォトレジスト４を取り除いて、第１図（Ｅ）
に示すようにチップオングラス実装用基板５が完成する
。即ち、この場合Ｘ１‐Ｐ層３の除去は、いわゆるフォ
トリソエツチングにより行われることになる。
に示すようにチップオングラス実装用基板５が完成する
。即ち、この場合Ｘ１‐Ｐ層３の除去は、いわゆるフォ
トリソエツチングにより行われることになる。
本発明によるチップオングラス実装用基板は以上のよう
に構成されており、ＩＣチップを実装する場合には、第
２図に示すように、Ｎｉ‐ＰＩＩａ上の所定位置にＩＣ
チンプロをグイボンディングし例えばＡｔワイヤ７をウ
ェッジボンディングすることにより、ＩＣチンプロがチ
ップオングラス実装用基Ｆｉｓ上に実装される。
に構成されており、ＩＣチップを実装する場合には、第
２図に示すように、Ｎｉ‐ＰＩＩａ上の所定位置にＩＣ
チンプロをグイボンディングし例えばＡｔワイヤ７をウ
ェッジボンディングすることにより、ＩＣチンプロがチ
ップオングラス実装用基Ｆｉｓ上に実装される。
第３図は、第１図に示した製造工程の変形例を示してい
る。この例の場合、第１図（Ｂ）に示すように透明電極
２が所定の回路パターンにバターニングされたガラス基
板ｌに、透明電極２の上からフォトレジスト４を塗布し
、このフォトレジスト４を露光、現像することにより、
第３図（Ａ）に示すように、例えば上下に対向する基板
が重なり合う部分Ｒのみにフォトレジスト４を残す０次
に、この上から、透明電極２のパターン上に重ねて第３
図（Ｂ）に示すように無電解メッキによりＮｉ‐Ｐ層３
を施す、ここで、透明電極２上に残っているフォトレジ
スト４を、その上にメッキされたＮｉ‐Ｐ層３と共に除
去し、かくして第１図（Ｅ）に示すようにチップオング
ラス実装用基板５が完成する。即ち、この場合Ｘ１‐Ｐ
層３の除去は、いわゆるリフトオフにより行われること
になる。
る。この例の場合、第１図（Ｂ）に示すように透明電極
２が所定の回路パターンにバターニングされたガラス基
板ｌに、透明電極２の上からフォトレジスト４を塗布し
、このフォトレジスト４を露光、現像することにより、
第３図（Ａ）に示すように、例えば上下に対向する基板
が重なり合う部分Ｒのみにフォトレジスト４を残す０次
に、この上から、透明電極２のパターン上に重ねて第３
図（Ｂ）に示すように無電解メッキによりＮｉ‐Ｐ層３
を施す、ここで、透明電極２上に残っているフォトレジ
スト４を、その上にメッキされたＮｉ‐Ｐ層３と共に除
去し、かくして第１図（Ｅ）に示すようにチップオング
ラス実装用基板５が完成する。即ち、この場合Ｘ１‐Ｐ
層３の除去は、いわゆるリフトオフにより行われること
になる。
以上述べたように、本発明によれば、ガラス基板上に所
定の回路パターンを有するＩＴＯ膜等による透明電極を
成膜し、さらに該透明電極上にボンディングメタル、引
き回し電極等のパターンを有するＮｉ‐Ｐ層を無電解メ
ッキにより施し、該Ｎｉ‐Ｐ層のうち上下に対向する基
板が重なり合う部分をフォトリソエツチングまたはリフ
トオフにより除去することにより構成されていて、ＩＣ
チップを実装する場合には、Ａｌワイヤによりつｊ−７
ジボンデイングするようにして、チップオングラス実装
用基板を構成したから、ＩＴＯ膜等による透明電極上に
、ボンディングメタル、引き回し電極等のパターンが無
電解Ｎｉ‐Ｐメッキにより形成されるので、従来のフォ
トリソグラフィによる方法に比較して、より低コストで
しかも生産性良く製造されることができる。
定の回路パターンを有するＩＴＯ膜等による透明電極を
成膜し、さらに該透明電極上にボンディングメタル、引
き回し電極等のパターンを有するＮｉ‐Ｐ層を無電解メ
ッキにより施し、該Ｎｉ‐Ｐ層のうち上下に対向する基
板が重なり合う部分をフォトリソエツチングまたはリフ
トオフにより除去することにより構成されていて、ＩＣ
チップを実装する場合には、Ａｌワイヤによりつｊ−７
ジボンデイングするようにして、チップオングラス実装
用基板を構成したから、ＩＴＯ膜等による透明電極上に
、ボンディングメタル、引き回し電極等のパターンが無
電解Ｎｉ‐Ｐメッキにより形成されるので、従来のフォ
トリソグラフィによる方法に比較して、より低コストで
しかも生産性良く製造されることができる。
また透明電極のパターンとその上に形成されるＮｉ‐Ｐ
ｌｉとのずれ公差が全くなく、さらにＸｌ‐Ｐ層の膜厚
が例えば０．５ Ｊｌｌｌ程度と比較的薄い場合にもボ
ンディングが可能であり、従って例えば液晶セルを作製
する際、にセル作製工程においてギャップ制御が容易に
なり、一方、ＩＣチップを実装する場合にはＡｌワイヤ
によりウニ７ジボンデイングするようにしているので、
Ｎｉ‐Ｐ層と＾ｌワイヤとの組み合わせのために接触部
分において接触電位による密着破壊が発生しにくくなる
。
ｌｉとのずれ公差が全くなく、さらにＸｌ‐Ｐ層の膜厚
が例えば０．５ Ｊｌｌｌ程度と比較的薄い場合にもボ
ンディングが可能であり、従って例えば液晶セルを作製
する際、にセル作製工程においてギャップ制御が容易に
なり、一方、ＩＣチップを実装する場合にはＡｌワイヤ
によりウニ７ジボンデイングするようにしているので、
Ｎｉ‐Ｐ層と＾ｌワイヤとの組み合わせのために接触部
分において接触電位による密着破壊が発生しにくくなる
。
かくして本発明によれば、低コストで且つ生産性の良い
チップオングラス実装用基板が得られ、例えば液晶表示
パネル等の製造のために極めて有利なチップオングラス
実装を実現することが可能となる。
チップオングラス実装用基板が得られ、例えば液晶表示
パネル等の製造のために極めて有利なチップオングラス
実装を実現することが可能となる。
第１図（Ａ）〜（Ｅ）は本発明によるチップオングラス
実装用基板の一実施例の各製造工程を順次示す概略断面
図、第２図は第１図のチップオングラス実装用基板を使
用してＩＣチップを実装した状態を示す概略断面図、第
３図（Ａ） 、 （Ｂ）は第１図の製造工程の変形例を
示す概略断面図である。 １・・・・・ガラス基板； ２・−・・透明電極； ３
・−・−Ｎｊ‐Ｐ層；４・−・フォトレジスト；５−・
−・チップオングラス実装用基板τ ６・・・・−ＩＣ
チップ； ７−・−・Ａｌワイヤ。
実装用基板の一実施例の各製造工程を順次示す概略断面
図、第２図は第１図のチップオングラス実装用基板を使
用してＩＣチップを実装した状態を示す概略断面図、第
３図（Ａ） 、 （Ｂ）は第１図の製造工程の変形例を
示す概略断面図である。 １・・・・・ガラス基板； ２・−・・透明電極； ３
・−・−Ｎｊ‐Ｐ層；４・−・フォトレジスト；５−・
−・チップオングラス実装用基板τ ６・・・・−ＩＣ
チップ； ７−・−・Ａｌワイヤ。
Claims (1)
- ガラス基板上に所定の回路パターンを有するＩＴＯ膜等
による透明電極を成膜し、さらに該透明電極上にボンデ
ィングメタル、引き回し電極等のパターンを有するＮｉ
‐Ｐ層を無電解メッキにより施し、該Ｎｉ‐Ｐ層のうち
上下に対向する基板が重なり合う部分をフォトリソエッ
チング、またはリフトオフにより除去することにより構
成されており、ＩＣチップを実装する場合には、Ａｌワ
イヤによりウェッジボンディングするようにしたことを
特徴とする、チップオングラス実装用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31067886A JPS63165896A (ja) | 1986-12-27 | 1986-12-27 | チツプオングラス実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31067886A JPS63165896A (ja) | 1986-12-27 | 1986-12-27 | チツプオングラス実装用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63165896A true JPS63165896A (ja) | 1988-07-09 |
Family
ID=18008134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31067886A Pending JPS63165896A (ja) | 1986-12-27 | 1986-12-27 | チツプオングラス実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63165896A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105377651A (zh) * | 2013-05-28 | 2016-03-02 | 平奇布本策有限公司 | 电液的制动缓解器和制动装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6055380A (ja) * | 1983-09-06 | 1985-03-30 | シチズン時計株式会社 | 透明導電膜の表面に金属リ−ド線を形成する方法 |
| JPS61189652A (ja) * | 1985-02-19 | 1986-08-23 | Toshiba Corp | 半導体装置 |
-
1986
- 1986-12-27 JP JP31067886A patent/JPS63165896A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6055380A (ja) * | 1983-09-06 | 1985-03-30 | シチズン時計株式会社 | 透明導電膜の表面に金属リ−ド線を形成する方法 |
| JPS61189652A (ja) * | 1985-02-19 | 1986-08-23 | Toshiba Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105377651A (zh) * | 2013-05-28 | 2016-03-02 | 平奇布本策有限公司 | 电液的制动缓解器和制动装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451554A (en) | Method of forming thin-film pattern | |
| JPH10190390A (ja) | 電子部品の製造方法及び弾性表面波装置の製造方法 | |
| JPS63165896A (ja) | チツプオングラス実装用基板 | |
| JPH01195285A (ja) | メタライズガラス基板の製造方法 | |
| JPS62247330A (ja) | 液晶表示装置 | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPH02281237A (ja) | 表示装置の電極構造 | |
| JPH10133237A (ja) | 光導波路素子の電極およびその形成方法 | |
| JP3299167B2 (ja) | 埋設電極付き基板の製造方法 | |
| JPS614094A (ja) | 電気光学的機能素子及びその製造方法 | |
| JPH0239044B2 (ja) | ||
| JPS6325356B2 (ja) | ||
| JPH0428132B2 (ja) | ||
| JPH0627482A (ja) | 電極基板及びそれを用いた液晶表示装置及びその製造方法 | |
| JPH08271869A (ja) | 液晶表示パネルの製造方法 | |
| JPH03167525A (ja) | 電極基板の製造方法 | |
| JPS6146520Y2 (ja) | ||
| JPH02130551A (ja) | 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 | |
| JPH08234152A (ja) | 液晶表示パネルの製造方法 | |
| JPS62218939A (ja) | 液晶表示装置の製造方法 | |
| JPS62262890A (ja) | アクテイブマトリクス素子の製造方法 | |
| JPS589416A (ja) | 水晶振動子用容器の製造方法 | |
| JPS6370282A (ja) | 薄膜トランジスタマトリツクスの形成方法 | |
| JPS63213293A (ja) | 透明導電膜のパタ−ン形成方法 | |
| JPH02190819A (ja) | 液晶表示装置の製造方法 |