JPS6055380A - 透明導電膜の表面に金属リ−ド線を形成する方法 - Google Patents
透明導電膜の表面に金属リ−ド線を形成する方法Info
- Publication number
- JPS6055380A JPS6055380A JP16397383A JP16397383A JPS6055380A JP S6055380 A JPS6055380 A JP S6055380A JP 16397383 A JP16397383 A JP 16397383A JP 16397383 A JP16397383 A JP 16397383A JP S6055380 A JPS6055380 A JP S6055380A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- transparent conductive
- transparent
- metal lead
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は液晶表示パネルの電極基板に関し、さらに詳し
くは透明導電膜の表面に金属リード線を形成する方法に
関する。
くは透明導電膜の表面に金属リード線を形成する方法に
関する。
大容蓋マ） ＩＪノクス液晶表示パネル電極およびリー
ド線を透明導電膜のみで形成した場合、電気抵抗が増大
して駆動困難となる。そこでこのような現象を防止する
ため、電極部に表示を防害しない程度の細い金属リード
線を透明電膜上に形成し、電気抵抗を減少させることが
行われている。
ド線を透明導電膜のみで形成した場合、電気抵抗が増大
して駆動困難となる。そこでこのような現象を防止する
ため、電極部に表示を防害しない程度の細い金属リード
線を透明電膜上に形成し、電気抵抗を減少させることが
行われている。
従来、金属リード線形成は、基板全面に形成された透明
導電膜の表面全体にクロムおよび金を順次蒸着し、フォ
トエツチング法により、電極および金属リードｍをパタ
ーン化していた。しかしながらこの方法においては、そ
れぞれエツチング特性の異なる多層膜であるため、エツ
チングの工程が繁雑であり、また金の利用効率も低いた
め、コスト面でも不利であった。
導電膜の表面全体にクロムおよび金を順次蒸着し、フォ
トエツチング法により、電極および金属リードｍをパタ
ーン化していた。しかしながらこの方法においては、そ
れぞれエツチング特性の異なる多層膜であるため、エツ
チングの工程が繁雑であり、また金の利用効率も低いた
め、コスト面でも不利であった。
そこで、真空蒸着法の代りに無電解メッキ法を用いた金
属リード線形成法（例えば特開昭５７−１１８２１７）
が提案されている。この製造法を第１図（ａ）〜（ｄ）
により詳細に説明する。第１図は従来の無電解メッキ法
により金属リード線を形成する工程を示す電極基板の要
部断面図である。まず、全面に透明導膜２を被覆した透
明基板１をフォトエツチングして第１図（ａ）に示すよ
うに透明導電膜２をパターン化する。次に、活性化処理
により透明導電膜２０表面を優先的に活性化したのち、
第１図（ｂ）に示すように無電解メッキ法により金属膜
６を被覆する。さらにフォトエツチングの手法を用いて
、第１図（Ｃ）に示すように金属膜３を細線状にパター
ン化して金属リード線５とし、レジスト４を除法して第
１図（ｄ）に示すような電極基板が完成する。
属リード線形成法（例えば特開昭５７−１１８２１７）
が提案されている。この製造法を第１図（ａ）〜（ｄ）
により詳細に説明する。第１図は従来の無電解メッキ法
により金属リード線を形成する工程を示す電極基板の要
部断面図である。まず、全面に透明導膜２を被覆した透
明基板１をフォトエツチングして第１図（ａ）に示すよ
うに透明導電膜２をパターン化する。次に、活性化処理
により透明導電膜２０表面を優先的に活性化したのち、
第１図（ｂ）に示すように無電解メッキ法により金属膜
６を被覆する。さらにフォトエツチングの手法を用いて
、第１図（Ｃ）に示すように金属膜３を細線状にパター
ン化して金属リード線５とし、レジスト４を除法して第
１図（ｄ）に示すような電極基板が完成する。
この方法においては、活性化処理により透型導電膜の表
面だけが優先的に活性化され、無電解メッキによる金属
膜が活性化された部分のみに選択的に析出する現象を利
用したものであるが、透明基板表面の性状によってはこ
の選択性が不充分であり、露出した透明基板表面にも金
属膜が析出する欠点があり、信頼性に乏しい。また、フ
ォトエツチングの工程を２度用いているので工程が繁雑
であり、特にエツチングの困難な金属膜をエツチングに
よりパターン化する点が不利であり、金属リード線を所
定の緋中で均一に形成することが極めて困難である。
面だけが優先的に活性化され、無電解メッキによる金属
膜が活性化された部分のみに選択的に析出する現象を利
用したものであるが、透明基板表面の性状によってはこ
の選択性が不充分であり、露出した透明基板表面にも金
属膜が析出する欠点があり、信頼性に乏しい。また、フ
ォトエツチングの工程を２度用いているので工程が繁雑
であり、特にエツチングの困難な金属膜をエツチングに
よりパターン化する点が不利であり、金属リード線を所
定の緋中で均一に形成することが極めて困難である。
そこで本発明の目的は、無電解メッキ法を用いる従来の
方法における欠点を排除することであり、そのため本発
明においては感光可溶性レジストを用い、一度塗布した
レジスト膜を２段階に露光し、金属リード線の必要な部
分のみに選択的に金属膜を形成するようにした。
方法における欠点を排除することであり、そのため本発
明においては感光可溶性レジストを用い、一度塗布した
レジスト膜を２段階に露光し、金属リード線の必要な部
分のみに選択的に金属膜を形成するようにした。
本発明において、リード線部の形成には、透明導電膜と
の密着性、液晶セル中での化学的安定性さらに、特定の
活性化処理と組み合わせることにより顕著な選択性を示
し、緻密な金属膜を得易い点から次亜リン酸系無電解ニ
ッケルメッキ液を用いた。
の密着性、液晶セル中での化学的安定性さらに、特定の
活性化処理と組み合わせることにより顕著な選択性を示
し、緻密な金属膜を得易い点から次亜リン酸系無電解ニ
ッケルメッキ液を用いた。
この場合、リード線の厚みは、リード線ｄＪ、要求抵抗
値により異なるが、３０００〜５０００Ａ（１〜３Ω／
ｃｍ）程度で十分な電導性を確保でき、さらに高い電導
性を必要とする場合は、Ｎｉ −Ｐの表面に次亜リン酸
系、無電解金を施した。
値により異なるが、３０００〜５０００Ａ（１〜３Ω／
ｃｍ）程度で十分な電導性を確保でき、さらに高い電導
性を必要とする場合は、Ｎｉ −Ｐの表面に次亜リン酸
系、無電解金を施した。
以下に本発明を実施例に基づいた説明する。第２図（ａ
）〜（ｅ）は、本発明の実施例を示す電極基板の断面図
である。以下図に従って本発明な説明する。第２図（ａ
）のように、アルカリ洗浄を施した透明導電膜２付の透
明基板１を、２％の沸化アンモニウムを含むＩＮ塩酸に
浸漬して透明導電膜２をソフトエツチングした後Ｐ ｄ
／ Ｓ ｎコロイド系活性化液（例えば日立化成−Ｈ
８ＩＯＩＢ、Ｈ，５２０１Ｂ、シプレイファーイースト
ーキャタポジット４４等）に浸漬することにより透明導
電膜２０表面部分２１を活性化処理し、続いて、水洗、
乾燥後、７０〜１３０°ＣＩＯ分熱処理を行い、次いで
感光可溶性レジ２トロを塗布する。
）〜（ｅ）は、本発明の実施例を示す電極基板の断面図
である。以下図に従って本発明な説明する。第２図（ａ
）のように、アルカリ洗浄を施した透明導電膜２付の透
明基板１を、２％の沸化アンモニウムを含むＩＮ塩酸に
浸漬して透明導電膜２をソフトエツチングした後Ｐ ｄ
／ Ｓ ｎコロイド系活性化液（例えば日立化成−Ｈ
８ＩＯＩＢ、Ｈ，５２０１Ｂ、シプレイファーイースト
ーキャタポジット４４等）に浸漬することにより透明導
電膜２０表面部分２１を活性化処理し、続いて、水洗、
乾燥後、７０〜１３０°ＣＩＯ分熱処理を行い、次いで
感光可溶性レジ２トロを塗布する。
次に、第２図（ｂ）の様に透明導電膜の分離部７を露光
、現像およびエツチングする。
、現像およびエツチングする。
次いで第２図（Ｃ）のように残存するレジストの一部（
金属リード腕部）を再度露光、現像して透明導電膜の一
部８を露出させる。
金属リード腕部）を再度露光、現像して透明導電膜の一
部８を露出させる。
さらに、活性化−２１の露出部８をアクセレレータ−（
例えば日立化成−ＡＤＰＩＯＩ、ＡＤＰ２０１、シプレ
イファーイーストーアクセレレータ−１９等）に浸漬処
理（列：ＡＤＰ２０１４分 ・浸漬後、０ＦＰＲ現像液
に４分浸漬）する。続いて水洗後、無電解ニッケルメッ
キ液（例えば日本カニゼン−シューマーＳ−６８０，ブ
ルーシューマー、シューマー７５３等）中に浸漬し、第
２図（ｄ）に示すようにＮ ｉ−ｐ膜９を形成し、次い
で、Ｎ ｉ −ｐ膜表面に次亜リン酸系無電解合、メン
キ１０を施す。
例えば日立化成−ＡＤＰＩＯＩ、ＡＤＰ２０１、シプレ
イファーイーストーアクセレレータ−１９等）に浸漬処
理（列：ＡＤＰ２０１４分 ・浸漬後、０ＦＰＲ現像液
に４分浸漬）する。続いて水洗後、無電解ニッケルメッ
キ液（例えば日本カニゼン−シューマーＳ−６８０，ブ
ルーシューマー、シューマー７５３等）中に浸漬し、第
２図（ｄ）に示すようにＮ ｉ−ｐ膜９を形成し、次い
で、Ｎ ｉ −ｐ膜表面に次亜リン酸系無電解合、メン
キ１０を施す。
最後に、第２図（ｅ）に示すようにレジストマスク６を
除去して、金属リード線２ｏの形成が終了する。透明導
電膜上に残ったＰ ｄ ／ Ｓｎコロイド粒子は、レジ
スト剥離液およびアルカリ洗浄液にて除去される°。ま
た、透明導電膜とＮ ｉ −Ｐ膜との密着性を向上させ
るため、１５０〜３００’Ｃで熱処理を行う。
除去して、金属リード線２ｏの形成が終了する。透明導
電膜上に残ったＰ ｄ ／ Ｓｎコロイド粒子は、レジ
スト剥離液およびアルカリ洗浄液にて除去される°。ま
た、透明導電膜とＮ ｉ −Ｐ膜との密着性を向上させ
るため、１５０〜３００’Ｃで熱処理を行う。
以上、本発明を実施例を用いて説明したが、本発明によ
り、従来の蒸着法による製造法や無電解メッキ法による
製造法に比べ、簡便に、しかも、能率良く、低コストで
、大容量マトリックスを製造することが可能となった。
り、従来の蒸着法による製造法や無電解メッキ法による
製造法に比べ、簡便に、しかも、能率良く、低コストで
、大容量マトリックスを製造することが可能となった。
第１図は従来の無電解メッキ法を用いた金属す−ド線の
形成方法を工程順に示す電極基板の要部断面図、第２図
は本発明の方法を工程順に示す電極基板の要部断面図で
ある。 １・・・・・・・・透明基板、２・・・・・・・透明導
電膜、２０・・・・・・金属リード線、 ６・・・・感光可溶性レジスト、７・・・・・ 分離部
、８・・・・・・・・露出部、９・・・・・・・ニッケ
ル、１０・・・ 、金。 第１図 （ｂ） （ｄ） 第２図
形成方法を工程順に示す電極基板の要部断面図、第２図
は本発明の方法を工程順に示す電極基板の要部断面図で
ある。 １・・・・・・・・透明基板、２・・・・・・・透明導
電膜、２０・・・・・・金属リード線、 ６・・・・感光可溶性レジスト、７・・・・・ 分離部
、８・・・・・・・・露出部、９・・・・・・・ニッケ
ル、１０・・・ 、金。 第１図 （ｂ） （ｄ） 第２図
Claims (1)
- 透明導電膜が被覆された透明基板の表面を活性化処理し
たのち感光可溶性レジストを塗布し、透明導電膜の分解
部を露光、現像およびエツチングして透明導電膜をパタ
ーン化し、次に残存している前記レジストの一部を露光
および現像して透明導電膜の一部（金属リード線部）を
露出させ、この露出部にニッケルおよび金を無電解メッ
キ法により順次被覆することを特徴とする透明導電膜の
表面に金属リード線を形成する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16397383A JPS6055380A (ja) | 1983-09-06 | 1983-09-06 | 透明導電膜の表面に金属リ−ド線を形成する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16397383A JPS6055380A (ja) | 1983-09-06 | 1983-09-06 | 透明導電膜の表面に金属リ−ド線を形成する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6055380A true JPS6055380A (ja) | 1985-03-30 |
Family
ID=15784331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16397383A Pending JPS6055380A (ja) | 1983-09-06 | 1983-09-06 | 透明導電膜の表面に金属リ−ド線を形成する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055380A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63165896A (ja) * | 1986-12-27 | 1988-07-09 | スタンレー電気株式会社 | チツプオングラス実装用基板 |
-
1983
- 1983-09-06 JP JP16397383A patent/JPS6055380A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63165896A (ja) * | 1986-12-27 | 1988-07-09 | スタンレー電気株式会社 | チツプオングラス実装用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003338516A (ja) | 半導体装置およびその製造方法 | |
| US4451554A (en) | Method of forming thin-film pattern | |
| CN101310571A (zh) | 印刷线路板及其制造方法和使用方法 | |
| JPS6055380A (ja) | 透明導電膜の表面に金属リ−ド線を形成する方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPS6155797B2 (ja) | ||
| JP3174356B2 (ja) | プリント基板の製造方法 | |
| JPS61133979A (ja) | 表示素子の電極構造 | |
| JPH0239044B2 (ja) | ||
| JP2002289634A (ja) | 半導体装置およびその製造方法 | |
| JPS59129766A (ja) | 無電解メツキ法 | |
| JPS60198517A (ja) | 液晶パネルの部分メツキ方法 | |
| JPH04146624A (ja) | 半導体装置の電極の製造方法 | |
| JPH05335315A (ja) | 電極の製造方法 | |
| JPS58194083A (ja) | 表示パネルの製造方法 | |
| JPS6097691A (ja) | 厚膜薄膜配線基板の製造方法 | |
| JPS6285496A (ja) | 回路基板の製造方法 | |
| JPS5812308A (ja) | 厚膜抵抗回路基板の製造方法 | |
| JPH04348592A (ja) | 薄膜回路基板の製造方法 | |
| JPS63282780A (ja) | 素子配線電極及びその製造方法 | |
| JPS61121963A (ja) | サ−マルヘツド | |
| JPH0793721A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPH02250211A (ja) | 透明導電膜配線回路基板 | |
| JPS6080297A (ja) | 導体パタ−ンの形成方法 |