JPS63165766A - Ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデイジタルストレーノオツシロスコープ等に用
いられるＡ／Ｄ変換装置に関する。

（従来技術および問題点） たとえばデイジタルストレーゾオッシロスコープにおい
て、入力信号の周波数が高くなるにともなって、入力信
号をＡ　／　Ｄ変換するＡ／Ｄ変換器には変換速度の高
いものを必要とする。

しかし高速用のサンプルホールド回路の実現が困難であ
ったシする問題点があった。

本考案は上記の問題点を解決して高速の変換にも、低速
の変換にも対応することができるＡ／Ｄ変換装置を提供
することを目的とする。

（問題点を解決するための手段） サンプルホールド回路と、　Ｄ／Ａ変換器と−Ｄ／Ａ変
換器による変換アナログ信号を一方の入力とする比較器
と、入力信号をサンプルホールド回路に導くと共にサン
プルホールド回路の出力を比較器の他方の入力とする第
１位置かまたは入力信号を直接比較器の他方の入力とす
る第２位置かの何ｎか一方を選択する信号切替手段と、
入力信号の一周期毎に変換時期指定信号を出力する変換
時期指定手段と、変換時期指定手段からの変換時期指定
信号をストローブ信号として比較器の出力を取り込み保
持する保持手段と、Ｄ／Ａｉ換器に逐次比較方式にとも
なってディジタルデータを与え、低速変換が指示されて
いるときは信号切替手段に第１位置を選択せしめると共
に比較器の出力にともなってディジタル変換を行ない、
かつ高速変換が指示さ几ているときは信号切替手段に第
２位置を選択せしめると共に保持手段の保持出力にとも
なって変換時期指定信号毎に１ビットのディジタルデー
タに変換を行ない、全ピットの変換終了后変換時期指定
手段からの変換時期指定信号発生時を変更させる変換制
御手段とを備えて、低速変時と高速変換時とのホールド
の方式を異ならしめるようにした。

（作用） そこで低速変換が指示なさｎているときは信号切替手段
は第１位置が選択さｎ、入力信号はサンプルホールド回
路に導かれ、サンプルホールド回路の出力は比較器の一
方の入力として供給される。

一方、Ｄ／Ａ変換器の入力として逐次比較方式にともな
ってディジタルデータが与えられて、このディジタルデ
ータをアナログ信号に変換した変換アナログ信号レベル
とサンプルホールド回路からの出力信号レベルとが比較
器で比較され、比較器からの比較出力にと本なって、変
換制御手段によシ入力信号がディジタルデータに変換さ
れる。

また一方、高速変換が指示されているときは信号切替手
段は第２位置が選択され、入力信号が直接比較器の一方
の入力として供給される。一方、Ｄ／Ａ変換器の入力と
して逐次比較方式にともなってディジタルデータが与え
られて、このディジタルデータをアナログ信号に変換し
た変換アナログ信号レベルと入力信号レベルとが比較器
で比較される。また一方、入力信号の周期毎に変換時期
指定手段から出力される変換時期指定信号をストローブ
信号として比較器の比較出力が保持手段によシ取り込ま
れ、保持される。保持手段からの保持出力にともなって
変換時期指定信号毎に１ビットのディジタルデータに変
換制御手段により変換され、全ビットの変換終了後、変
換時期指定手段からの変換時期指定信号発生時が変換制
御手段によシ変更させられる。

したがって、高速変換指定時は入力信号はその１周期毎
に１ビットづつディジタルデータに変換され、たとえば
８ピツトのディジタルデータに変換する場合は８周期間
で入力信号の所定レベルがディジタルデータに変換され
ることになシ、変換速度の高速のものを必要とせず、鍋
速の′に洟にも低速の変換にも対応できる。

また、高速変換が指示されているとき、Ｄ／Ａ変換器へ
与えるディジタルデータを順次変化させ、保持回路の出
力が反転したときにＤ　／　Ａ変換器へ与えているディ
ジタルデータを変換ディジタルデータとして変換制御手
段から出力するようにしてもよい。この場合は入力信号
の一周期毎に入力信号レベルとＤ／Ａ変換器で変換され
たアナログレベルと比較されることになり、保持回路の
出力が反転した後、次の変換時期が指定されることにな
る。

（発明の実施列） 以下、本発明を実施列によシ説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
り、オツシロスコープに適用した場合の例である。

人力信号は信号切替スイッチ１に供給し、信号切替スイ
ッチ１と連動して動作する信号切替スイッチ３との切替
えにより、入力信号をサンプルホールド回路２に供給す
るか、ノ々イ／母スするかを選択する。信号切替スイッ
チ３を介して出力される入力信号レベルまたはサンプル
ホールド回路２からの出力信号レベルは比較器４に供給
し、Ｄ／Ａ変換器５からの出力アナログ信号レベルと比
較する。

比較器４の比較出力はＤフリラグフロップ６にデータと
して供給し、比較器４の出力の反転を検出する。

入力信号はトリだ回路７に供給し、トリ力レベル設定器
７人の設定レベルと入力信号レベルとを比較し、掃引開
始、本実施列におけるＡ／Ｄ変換の開始を指定するトリ
が信号を出力する。トリガ回路７から出力された掃引開
始のトリガ信号は掃引回路８に供給して、掃引回路８に
おいて高速変換時の等価サンプリング行なう場合の基準
となる鋸歯状波を発生する。掃引回ｗ６８から出力され
た鋸歯状波は比較器１０に供給し、比較器１０において
この鋸歯状波レベルとＤ／Ａ変換器９から出力されるア
ナログ信号レベルとを比較する。比較器１０の比較出力
はＤフリップフロップ６のクロック信号として供給する
。ここでＤ／Ａ変換器９には、トリガ位置より所定時間
間隔で後述する制御回路１１より測定範囲内にわたって
順次増加するディジタルデータが供給され、等価サンプ
リングを行なうためのトリガ位置より一定間隔のストロ
ーブ信号をＤ／Ａ変換器９エリ出力させる。

変換制御回路（以下、制御回路と記す）１１は逐次比較
レジスタを備えた制御回路であり、破線で示す如く外部
からのスイッチ１２の出力により起動、またはトリガ信
号により起動し、スイッチ１２による変換速度指定が低
速変換指示のときは信号切替スイッチ１および３を第１
図に示す接点位置に切替えて、入力信号をサンプルホー
ルド回路２に導くと共に、サンプリングパルをサンプル
ホールド回路２に供給し、比較器４の出力を受けて逐次
比較アルゴリズムに従ってＤ／Ａ変換器５にディジタル
データを出力する。また、スイッチ１２による変換指示
が高速変換指示のときは、制御回路１１は信号切替スイ
ッチ１および３を第１図に示す状態から切替えて、サン
プルホールド回路２を切り離し、比較器ｌＯの出力をス
トローブ信号として比較器４の出力をＤフリップフロッ
プ６に取り込み、取り込んだ比較器４の出力が反転し念
ときにデータを変化させる逐次比較アルゴリズムに従う
変換を行なうように構成しである。なお、掃引回路８の
１掃引について１回サンプルするｔめのタイミングを知
らせるために、掃引回路８からスイープゲート信号を制
御回路１１に供給する。

上記の如く構成した本実施例において第２図および第３
図に示すフローチャートにしたがってその作用を説明す
る。

まず、低速変換が指示されているときは、第２図に示す
フローチャートの如く作用する。

外部スイッチ１２により変換指示がなされ、その変換指
示が低速指示のときは、信号切替スイッチ１および３が
第１図に示す状態に切替えられ、指定され九周期のサン
プリングパルスが制御回路１１から出力されて、サンプ
ルホールド回路２が選択され、動作する（ステップａ）
。サンプルホールド回路２においてサンプリングされ、
ホールドされ定入力信号は比較器４に供給される。一方
制御回路１１からはＤ／Ａ変換器５にディジタルデータ
が供給されており、Ｄ／Ａ変換器５で変換されたアナロ
グ信号レベルと信号切替スイッチ３を介して出力された
サンプルホールド出力レベルとが比較器４で比較され、
比較器４の出力は制御回路１１に取り込まれて、比較器
４の出力の状態にともなって次にＤ／Ａ変換器５に異な
るディジタルデータが与えられる逐次比較アルがリズム
にしたがって入力信号がディジタルデータに変換され（
ステップｂ）、変換されたディジタルデータは制御回路
１１から出力される（ステップＣ）。

上記の動作が全データにわたって終るまで行なわれる（
ステラ７’ｄ）。

つぎに高速変換が指定されている場合においては、トリ
ガレベルが設定されると制御回路１１が動作し、信号切
替スイッチ１および３は第１図の状態から切替えられて
、サンプルホールド回路２は切り離された状態となる（
ステラ７’ｅ）。つぎに制御回路１１からＤ／Ａ変換器
９にディジタルデータが供給される（ステラｆｆ）。一
方、トリガ回路７からのトリガ信号によシ掃引回路８か
ら第４図に示す如き鋸回状波が出力される。この鉱山状
波出力のレベルとＤ　／　Ａ変換器９からの出力とは比
較器１０にて比較される。したがって、第４図に示す如
（Ｄ／Ａ変換器９からのアナログ信号出力は、その縦軸
に対応し、Ｄ／Ａ変換器９に与えられるディジタルデー
タ）’１（１＝Ｌ・・・、ｎ）はｙｉや１−３’１＝Δ
ｙに設定して、等間隔としである。

ここで鋸歯状波は直線性がよく設定しである。したがっ
て比較器１０の出力はトリガ点［０］からｙｉに対する
時間軸上の位置Ｘ−でのパルスとなる。

ステップｆのこの状態に続いて制御回路１１から逐次比
較アルコ９リズムにしたがってでイジタルデータがＤ／
Ａ変換器５に供給される（ステップｇ）。

続いてスイープゲート信号により制御回路１１は一掃引
が終了したことを判別し、−掃引が終了したと判別され
たときは（ステップｈ）、Ｄ／Ａ変換器５に供給された
ディジタルデータはＤ　／　Ａ変換器５にてアナログ信
号に変換されて、そのレベルが入力信号レベルと比較さ
れ、その比較出力は比較器１０の出力の立下りにおいて
Ｄ７リツプフロツプ６に読み取られ、その読み取った出
力すなわちＤフリップフロップ６のＱ出力は制御回路１
１に読み込まれて（ステップｌ）、ついでＤ／Ａ変換器
５に次のディジタルデータが供給される。

たとえば８ピツトのディジタルデータに変換する場合は
入力信号の８回のトリガが行なわれる毎に実行され、８
ピツトのディジタルデータに変換される（ステップｊ＠
ｋ）。この状態は第５図に示す如くである。第５図にお
いて、ｔｌ・・・ｔ、・・・がトリガ点であり、値ｐｉ
がｔｌ・・・ｔ、にて８ピツトのデータへの変換が終る
と、次に制御回路１１から新たにトリガ点［０］から７
１＋１に対する時間軸上の位置ｘｉや、ｉでのノタルス
となシ次の値Ｐｉ＋１が同様に８ピツトのディジタルデ
ータに変換され、全データの変換が終了するまで実行さ
れる（ステップｔ）。

なお、以上説明した本発明の一実施例においては制御回
路１１に逐次比較レジスタを備えて、逐次比較のアルゴ
リズムにしたがって変換を行なう場合を例示したが、高
速変換指示がされているときは、制御回路１１によ、９
Ｄ／Ａ変換器５に順次増加するディジタルデータを与え
、Ｄフリップフロップ６のＱ出力が反転したときにおけ
るＤ／Ａ変換器５へ供給しているディジタルデータをデ
ィジタルデータとして出力し、次いでＤ／Ａ変換器９へ
供給するディジタルデータを増加するようにしてもよい
。

（発明の効果） 以上説明した如く本発明によれば、Ａ／Ｄ変換において
、低速変換のときは通常の場合と同じくサンプルホール
ド９回路で入力信号をサンプルホールドし、その出力を
Ａ　／　Ｄ変換することによりディジタルデータを得、
高速変換のときはサンプルホールド回路を通さずに入力
信号を制御回路から出力されたディジタルデータと比較
し、比較出力をディジタル的にサンプルホールドするよ
うにしたため、広い範囲の周波数の信号をＡ／Ｄ変換す
ることができ、特別に高速で動作會することが必要な構
成要素を必要としない。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図。 第２図は本発明の一実施例における低速変換のときの作
用を説明するフローチャート。 第３図は本発明の一実施例における高速変換のときの作
用を説明するフローチャート。 第４図および第５図は本発明の一実施例における高速変
換のときの作用説明に供する線図。 １および３・・・信号切替スイッチ、２・・・サンプル
ホールド回路、４および１０・・・比較器、５お工び９
・・・Ｄ／Ａ変換器、６・・・Ｄフリップフロップ、７
・・・トリガ回路、８・・・掃引回路、１１・・・制御
回路。 特許出願人　株式会社　ケンウッド 代理人　弁理士　砂　子　信　夫 （ほか１名） 第２図　　　　　　第３図 トリガ点 第５図

Claims (2)

【特許請求の範囲】
1. （１）サンプルホールド回路と、Ｄ／Ａ変換器と、Ｄ／
   Ａ変換器による変換アナログ信号を一方の入力とする比
   較器と、入力信号をサンプルホールド回路に導くと共に
   サンプルホールド回路の出力を比較器の他方の入力とす
   る第１位置かまたは入力信号を直接比較器の他方の入力
   とする第２位置かの何れか一方を選択する信号切替手段
   と、入力信号の一周期毎に変換時期指定信号を出力する
   変換時期指定手段と、変換時期指定手段からの変換時期
   指定信号をストローブ信号として比較器の出力を取り込
   み保持する保持手段と、Ｄ／Ａ変換器に逐次比較方式に
   ともなってディジタルデータを与え、低速変換が指示さ
   れているときは信号切替手段に第１位置を選択せしめる
   と共に比較器の出力にともなってディジタル変換を行な
   い、かつ高速変換が指示されているときは信号切替手段
   に第２装置を選択せしめると共に保持手段の保持出力に
   ともなって変換時期指定信号毎に１ビットのディジタル
   データに変換を行ない、全ビットの変換終了后変換時期
   指定手段からの変換時期指定信号発生時を変更させる変
   換制御手段とを備えたＡ／Ｄ変換装置。
2. （２）サンプルホールド回路と、Ｄ／Ａ変換器と、Ｄ／
   Ａ変換器による変換アナログ信号を一方の入力とする比
   較器と、入力信号をサンプルホールド回路に導くと共に
   サンプルホールド回路の出力を比較器の他方の入力とす
   る第１位置または入力信号を直接比較器の他方の入力と
   する第２位置かの何れか一方を選択する信号切替手段と
   、入力信号の一周期毎に変換時期指定信号を出力する変
   換時期指定手段と、変換時期指定手段からの変換時期指
   定信号をストローブ信号として比較器の出力を取り込み
   保持する保持手段と、低速変換が指示されているときは
   信号切替手段に第１位置を選択せしめると共にＤ／Ａ変
   換器に逐次比較方式にともなってディジタルデータを与
   え、比較器の出力にともなってディジタルデータ変換を
   行ない、かつ高速変換が指示されているときは信号切替
   手段に第２位置を選択せしめると共にＤ／Ａ変換器に順
   次変化するディジタルデータを与え、保持手段の保持出
   力が反転したときにＤ／Ａ変換器に与えていたディジタ
   ルデータを変換データ出力とし、次いで変換時期指定手
   段からの変換時期指定信号発生時を変更させる変換制御
   手段とを備えたことを特徴とするＡ／Ｄ変換装置。