JPH01160113A - アナログ・ディジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は少なくとも一個のアナログ信号を周期的にサン
プリングし℃−個のアナログ書ディジタル変換器（以後
この変換器をＡＤＣと略記することがある）でディジタ
ル信号に変換するアナログ・ディジタル変換装置（以後
この変換装置をＡＤ変換装置ということがある）、特に
経時変化の速いアナログ信号に対し℃も適用することが
できる経済的な変換装置に関する。

〔従来の技術〕

第３図は二個のアナログ信号をディジタル信号に変換す
るようにした従来ＡＤ変換装置の構成図である。図にお
いて、夏は入力端子２に入力さハるアナログ信号Ａを増
幅し℃この増幅した出力信号１ａをサンプルホールド回
路３に入力するようにした増幅器、４は入力端子５に入
力されるアナログ信号Ｂを増幅してこの増幅した出力信
号４ａをサンプルホールド回路６に入力するようにした
増幅器、７はサンプルホールド回路３．６の各々が出力
する各アナログ信＠３ａ、５ａを入力される制御信号９
ｂに応じて切り換えてＡＤＣ８に入力するようにしたス
イッチで、９はサンプルホールド回路３及び６にサンプ
ルホールド信号９ａを出力すると共にスイッチ７に前述
の制御信号９ｂを出力するようにした制御部である。

次に第３図のＡＤ変換装置の動作を第４図を参照、シテ
説明する。第４図におい℃は、説明の便宜上アナログ信
号Ｂとサンプルホールド回路６の出力信号６ａとは省略
し℃ある。さて、この場合制御部９はそれぞれＨレベル
とＬレベルとを有する二値信号としてのサンプルホール
ド信号９ａと制御信号９ｂとを出力するようになつ℃い
て、信号９ａは時間幅Ｔ、のＨレベル状態と時間［Ｔ、
のＬレベル状態とが交互に現れるパルス列信号となつ℃
おり、また信号ｃ＋ｂｐｚｉ号９ａとは逆の位相のパル
ス列信号となっている。そうし℃、今１時刻ｔ１で信号
９ａがＬレベルからＨレベルに立ち上がり、信号９ｂが
逆の変化をしたとすると、サンプルホールド回路３は、
その出力信号３ａを信号１ａに等しくするように立ち上
がらせる動作な行い１時刻ｔ２で信号３ａが信号１ａに
等しくなると以後信号１ａに追随して信号３ａを変化さ
せる。いわゆる信号１ａに対する追従動作を行うように
構成され、またサンプリングホールド回路３は、信号９
ａが時刻ｔ３でＨレベルからＬレベルに立ち下がるとこ
の時刻に信号３ａが有し℃いた値を信号３ａにそのまま
保持させるようにする動作？行うように構成され℃いる
。そうし℃、サンプルホールド回路６も信号４ａ、５ａ
に対してサンプルホールド回路３と同様な動作を行うよ
うに構成され工いる。以後、サンプルホールド回路３及
び６の信号１ａ＊４ａに対する追従動作をサンプル動作
といい、回路３及び６の信号３ａ＋６ａを保持する動作
をホールド動作ということがある。

第３図におけるサンプルホールド回路３．６は上述のよ
うに動作するが、スイッチ７及びＡＤＣ８は、制御部９
からＨレベルの信号９ｂが出力されると、スイッチ７が
閉状態になつ″′Ｃ伯号３ａ。

６ａをＡＤＣ８に入力すると共［ＡＤＣ８が入力された
信号３ａ＊　５ａを１ｍ次ディジタル信号８ａに変換し
℃出力するようになつ℃おり、またスイッチ７は信号９
Ｍ″−Ｌレベルになると開状態になつ℃信号３ａ、６ａ
のＡＤＣ８への入力を遮断するように構成され工いる。

したがつ℃、第４図に示したように時刻ｔ３で信号９ａ
がＬレベルになると信号９ｂｂ！−Ｈレベルに立ち上が
るので１時刻ｔ３で保持された信号３ａ、６ａの６値が
ＡＤＯ８によって逐次ディジタル信号８ａに変換される
ことになる。時刻ｔ４になると再び信号９ａがＨレベル
になり信号９ｂがＬレベルになるので１以上 後今述した時刻ｔ１以降の動作と同じｔＬ＋作が繰り１
返され、このようにしくアナログ信号Ａ及びＢに対する
ディジタル信号８ａへの変換が逐次行われろ。

サンプルホールド回路３．６は上述のように動ミシ 作するので、この場合時刻ｔ１からｔ２に至る時間なτ
とするとＩｌｌ、Στを満足するように時間Ｔ１を決定
する必要があり、このため通常のサンプルホールド回路
３．６ではＴ、は５〔μＳ〕となっている。また、第３
図では、スイッチ７が閉となって信号３ａ＋６ａのＡＤ
Ｃ８による信号変換が終わるまでＶｃ２Ｃμｓ〕弱を要
するので、時間Ｔ２は２〔μＳ〕に設定されている。

〔発明が解決しようとする問題点〕

第３図のＡＤ変換装置は上述のように構成され℃いるの
で、サンプルホールド回路３．６のサンプル動作時間Ｔ
、を回路３．６の各セットリング時間に依存する時間τ
を下まわるようにすることができず、また回路３．６の
ホールド＠昨時間Ｔ２はスイッチ７の閉動作に要する時
間と信号３ａ及び６ａをディジタル信号８ａに変換する
に要する時間との和の時間以上にする必要がある。とこ
ろが、第３図のＡＤ変換装置では時間’１１　＊　Ｔ２
がいずれも許容限度に近い時間に設定され℃ディジタル
信号８ａができるだけアナログ信号Ａ、Ｂの経時他機に
ζ近い経時態様を示すようになっている。

したがつＣ１このようなＡＤ変換装置には、第３図の構
成のままでは時間Ｔ、　＋　Ｔ、　＝’ｌ’を短くする
ことができないので、経時変化の早い信号Ａ、Ｈに対し
℃適用することができないという問題点がある。時間Ｔ
、の短いサンプルホールド回路３゜６を採用することに
よつ又、経時変化の早い信号Ａ、Ｂに対しても適用する
ことができるＡＤ変換装置が得られるが、この場合回路
３．６が高価となるので、第３図のＡＤ変換装置には経
済的に上述したサンプリング周期Ｔを短くすることがで
きないという問題点もある。

本発明の目的は、蝮数の入力アナログ信号をディジタル
信号に変換することができると共に、これらアナログ信
号のうちの任意の一個のアナログ信号に対しエサンブリ
ング周期Ｔを短くすることが安いコストで行えるように
し℃、経時変化の速いアナログ信号に対しても適用１−
ることができる経済的なＡＤ変換装置を得るよってする
ことにある。

〔問題点を解決するための手段〕

上記問題点を解決するために、本発明によれば、それぞ
れアナログ信号が入力される複数個の入力端子と、該入
力端子にそれぞれ接続される複数個のサンプルホールド
回路と１Ｍ各サンプルホールド回路に対し壬共通に設け
られるアナログ・ディジタル変換部と、前記各サンプル
ホールド回路のうちの１個を選択し℃前記アナログ・デ
ィジタル変換部にＩＷ次切換接続させる第１スイッチ機
構と。

＠配置入力端子を一括して接びさせる第２スイッチ機構
と、前記各サンプルホールド回路に対してサンプルホー
ルド信号を所定順序で周期的に出力するとともに、前記
各サンプルホールド回路のうちのホールド状態にあるも
のが前記アナログ・ディジタル変換部に前記所定順序で
順次切換接続されるように前記第１スイッチ機！Ｒ１￥
制御する制御部とを備えるようにアナログ・ディジタル
変換装置を構成するものとする。

〔作用〕

上述のように構成すると、第２スイッチ機構を開放し℃
各入力端子が接続され℃いない状態では従来のアナログ
・ディジタル変換装置と同様に各入力端子に入力されろ
アナログ信号のアナログ・ディジタル変換動作が行われ
、第２スイッチ機構を閉じて各入力端子を一括ＦＭした
状態では１つの入力端子に入力されろアナログ信号が各
サンプルホールド回路において順次サンプルホールドさ
れたのちアナログ・ディジタル変換が行われることによ
り高速のアナログ・ディジタル変換が行すれる。

〔実施例〕

第１図は本発明の一実施例の構成図である。第１図にお
い℃は第３図におけるものと同じ機能を有する部分には
第３図と同じ記号が付し℃ある。

グ５１図において、２０はアナログ信号Ｃが入力されろ
入力端子、１０は端子２０を介して入力される信号Ｃを
増幅して信号ｔＯａとし℃出力する増幅器、１１は信号
１０ａが入力されるサンプルホールド回路で、この回路
１１はサンプルホールド回路３及び６と同様な動作をす
るように構成されている。１２はスイッチ１２ａと１２
ｂとが連動することによって入力端子２，５．９を互い
に開放された状態にするかまたはこれらの入力゛端子を
一括して接続した状態にするスイッチ機構で、　１３ａ
、ｔ３ｂ、１３Ｃはサンプルホールド回路３゜６、■１
の各出力ｍ＠３　ａ、　６　ａ、　　Ｉ　Ｉ　ａのＡＤ
Ｃ８への入力を開閉するようにしたいずれもスイッチ、
１４はスイッチ１３ａ−１３ＣとＡＤＣ８とからなる信
号処理部である。

１５は第３図の制御部９に対応する制御部で。

この制？ｎ部１５は第２図に示したようなサンプルホー
ルド信号１５ａ１．１５ａｌ　Ｌ５ａ３をそれぞれサン
プルホールド回路３．６．１１に向けて出力し、かつ第
２図に示したような制御信号１５ｂｌ、１５ｂ２．今５
ｂ３をＡＤＣ・８及びスイッチ１３ａ−１３ｃのそれぞ
れに向けて出力するように構成されている。すなわち、
信号１５ｂ１は信号１５ａ１に対して、また信号１５ｂ
２は信号１５ａ２に対し工、さらに信号１５ｂ３は信号
１５ａ３に対していずれも逆位相になつ℃いる信号で。

この場合信号１　’５　ａ　１〜１５ａ３または信号１
５ｂ１〜１５ｂ３の各々はいずれもＨレベルの状態とＬ
レベルの状態とが交互にかつ周期的に繰り返されろよう
になつ℃いる。そうし℃、信号１５ａ１〜１５ａ３の各
々におけるＨレベルの継続時間Ｔ、がＬレベルの継続時
間Ｔ、に対してＴ１＝ＪＴ。

の関係にあるようになっていて、信号ｔｓａｔがＨレベ
ルからＬレベルに立ち丁がろと信号１５ａ２がＬレベル
からＨレベルに立ち上がり、信号１５ａ２がＨレベルか
らＬレベルになると信号１５ａ３がＬレベルからＨレベ
ルになり、信号！５ａ３がＨレベルからＬレベルになる
と信号ｔｓａｔがＬレベルからＨレベルになり、以後信
号１５ａ１〜１５ａ３が上述の動作を繰り返すようにな
っている。したがって、この場合、信号１５ａ１〜１５
ａ３のうちの一個の信号がＨレベルになっている間に残
りの２個の信号が時間的に重なることなくＬレベルにな
ることが明らかで、サンプルホールド回路３．６．１１
は第３図の場合と同様に信号１５ａｌ〜１５ａ３がＨレ
ベルになるとサンプル動作をし、信号１５ａｌ〜１５ａ
３がＬレベル忙なるとホールド動作をするように構成さ
れている。

また、スイッチ１３８〜１３ｃはこれらに入力される信
号ｔｓｂｔ〜１５ｂ３がＨレベルになると回路を閉じ、
信号１５ｂｌ〜１５ｂ３がＬレベルになると回路を開く
ように構成され、ＡＤＣ８は信号１５ｂｌ−１５ｂ３が
Ｈレベルになるとスイッチ１３８〜１３Ｃを介して入力
される信号３ａ＋６８．１１ａをディジダル信号８ａに
変換するようになっている。

Ｍ１図では各部が上述のように構成され℃いるので、ス
イッチ１２ａ、１２ｂを共に開状態にして各部を動作さ
せると％慣号ｔｓａｔ〜１５ａ３のうちのいずれかがＬ
レベルになった時、このＬレベルになったサンプルホー
ルド信号に対応するサンプルホールド回路の出力信号が
、スイッチ１３ａ〜１３ｃのうちの前記出力信号に対応
するスイッチが閉じることによって、ＡＤＣ８でディジ
タル信号に変換されることになる。このため、ＡＤＣ８
からアナログ信号Ａ、Ｂ、Ｃを順次ディジタル信号に変
換した信号が信号８ａとして出力され℃、アナログ信号
Ａ、Ｈ，Ｃに対応した三個で一組のディジタル信号がＴ
、　＋Ｔ、　＝Ｔ’の周期ごとに出力されることになる
が、スイッチ１２ａ、１２ｂを共に閉状態にし℃端子２
．５．２０の少な（とも−個にアナログ信号Ａ、Ｂ、Ｃ
のうちの一個の信号を入力すると、ＡＤＣ８から出力さ
れる信号８ａは、端子２．５．２０に入力された一個の
アナログ９号をＴ／３の時間ごとにディジダル信号に変
換した信号となる。したかっ℃、第１図のように構成す
ると、第３図におげろと同様な長いセットリング時間を
有するサンプルホールド回路３．６．ｌｌを使用し℃も
、経時変化の速い前記−個のアナログ信号に対し℃容易
ｆディジダル信号への変換を行うことができるＡＤ変換
装置が得られることになる。そうし℃、この場合セット
リング時間の長い安価なサンプルホールド回路を使用す
ることができるので、ＡＤ変換装置を経済的に構成でき
ろことが明らかである。

信号変換部１４におい℃は各部が上述のように；ａ作す
るので、この信号変換部１４は、制御部１５がホールト
イ言号とし℃のＬレベルの信号１５２１〜１５ａ３を出
力するとこのホールド信号が入力されたサンプルホール
ド回路の出力信号をディジタル信号８ａに変換するもの
であるということができる。

上述した実施例ではサンプルホールド回路を三個設けた
が１本発明においてはサンプルホールド回路は三個以外
の複数個であってもよく、この場合、入力端子２．増幅
器１％スイッチ１２ａ及び１３ａ、サンプルホールド信
号１５　ａ　１、制御信号ｔｓｂｔの各々に対応する入
力端子、増幅器。

スイッチ、サンプルホールド信号、制御信号の各個数が
サンプルホールド回路の個数に応じ″Ｃ増減されること
は当然である。サンプルホールド回路の個数を増すと同
一のアナログ信号に対するディジタル変換の時間間隔を
短（しうろことが明らかである。また、上記実施例では
信号１５　ａ　１＝１５ａ３または信号１５ｂｌ　〜１
５ｂ３におい−（Ｔ、＝２Ｔ、の関係が存在するものと
したが、制御部１５が、サンプルホールド回路３．６．
１’ｌにそれぞれサンプル動作をさせるようにするサン
プル信号としてのＨレベルのｆＬＱ１５ａｌ〜１５ａ３
と。

回路３．６．ｌｌにそれぞれホールド動作をさせるよう
にするホールド信号とし℃のＬレベルの信号１５ａｌ〜
１５ａ３とを交互にかつ周期的に繰り返して出力するよ
うに構成され℃いれば、本発明においては（Ｔ、　／２
　）＞Ｔ＊となってもよい。但し、この場合、時間Ｔ、
が信号変換部１４におい℃−回のアナログ・ディジタル
変換動作に要求される時間以上の時間でなければならな
いことは当然である。

〔発明の効果〕

上述したように１本発明におい℃は、それぞれアナログ
信号が入力される複数個の入力端子と。

該入力端子にそれぞれ接続される複数個のサンプルホー
ルド回路と、該各サンプルホールド回路に対し℃共通に
設けられるアナログ・ディジタル変換部と、前記各サン
プルホールド回路のうちの１個を選択して前記アナログ
−ディジタル変換部に順次切換接続させる第１スイッチ
機構と、前記各入力端子を一括し℃接続させる第２スイ
ッチ機構と、前記各サンプルホールド回路に対してサン
プルホールド信号を所定順序で周期的に出力するととも
に、前記各サンプルホールド回路のうちのホールド状態
にあるものが前記アナログ・ディジタル変換部に前記所
定順序で順次切換接続されるように前記第１スイッチ機
構を制御する制御部とを備えるようにアナログ・ディジ
タル変換装置を構成した。

このため、上述のように構成すると、第２スイッチ機構
を開放して各入力端子が接続され℃いない状態では従来
のアナログ・ディジタル変換装置と同様に各入力端子に
入力されるアナログ信号のアナログ・ディジタル変換動
作が行われ、第２スイッチ機構を閉じて各入力端子を一
括接続した状態では１つの入力端子に入力されろアナロ
グ信号が各サンプルホールド回路において順次サンプル
ホールドされたのちアナログ・ディジタル変換が行われ
ることにより高速のアナログ・ディジタル変換が行われ
る。したがつ又、本発明によれば、Ｍ述したセットリン
グ時間の長いサンプルホールド回路を使用することによ
り、複数個のアナログ信号につい℃ディジダル信号への
変換を行うことができると共に、経時変化の速いアナロ
グ信号に対しても容易にディジタル信号への変換を行う
ことができるＡＤ変換装置が経済的に得られる効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は１１図に
おける要部の波形説明図、第３図は従来のアナログ・デ
ィジタル変換装置の構成図、第４図は第３図における要
部の波形説明図である。 ２、５．２０・・・・・・入力端子、３．６．１１・・
・・・・サンプルホールド回路、　　３ａｌ　６ａ＃　
ｌｌａ・・・・・・出力伽号、８ａ・・・・・・ディジ
ダル信号、９．１５・・・・・・制御部、９ａ。 １５ａｌｌ　ｔ５ａ２ｅ　Ｌ５ａ３・・・・・・サンプ
ルホールド信号。 １２・・・・・・スイッチ機構、１４・・・・・・信号
変換部、Ａ、Ｂ。 Ｃ・・・・・・アナログ信号。 ′甑　　３　　図

Claims (1)

【特許請求の範囲】
1. １）それぞれアナログ信号が入力される複数個の入力端
   子と、該入力端子にそれぞれ接続される複数個のサンプ
   ルホールド回路と、該各サンプルホールド回路に対して
   共通に設けられるアナログ・ディジタル変換部と、前記
   各サンプルホールド回路のうちの１個を選択して前記ア
   ナログ・ディジタル変換部に順次切換接続させる第１ス
   イッチ機構と、前記各入力端子を一括して接続させる第
   ２スイッチ機構と、前記各サンプルホールド回路に対し
   てサンプルホールド信号を所定順序で周期的に出力する
   とともに、前記各サンプルホールド回路のうちのホール
   ド状態にあるものが前記アナログ・ディジタル変換部に
   前記所定順序で順次切換接続されるように前記第１スイ
   ッチ機構を制御する制御部とを備えたことを特徴とする
   アナログ・ディジタル変換装置。