CN111817717B - 一种多通道数据读出电路 - Google Patents

一种多通道数据读出电路 Download PDF

Info

Publication number
CN111817717B
CN111817717B CN202010535978.3A CN202010535978A CN111817717B CN 111817717 B CN111817717 B CN 111817717B CN 202010535978 A CN202010535978 A CN 202010535978A CN 111817717 B CN111817717 B CN 111817717B
Authority
CN
China
Prior art keywords
channel
integrator
integrating
analog
digital conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010535978.3A
Other languages
English (en)
Other versions
CN111817717A (zh
Inventor
汪明亮
袁晓兵
覃荣华
王江
李宝清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010535978.3A priority Critical patent/CN111817717B/zh
Publication of CN111817717A publication Critical patent/CN111817717A/zh
Application granted granted Critical
Publication of CN111817717B publication Critical patent/CN111817717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种多通道数据读出电路，包括N个通道组，所述通道组内设置有M条积分通道，所述M条积分通道采用流水线方式进行工作，所述N个通道组采用并行方式进行工作；每条积分通道包括积分器单元，所述积分器单元的输出端与模数转换电路单元的输入端相连；所述模数转换电路单元的输出端与数据存储和串口输出逻辑部分相连。本发明能够降低电路复杂度，减小噪声，减小ADC的个数和采样速度。

Description

一种多通道数据读出电路
技术领域
本发明涉及一种读出电路，特别是涉及一种多通道数据读出电路。
背景技术
目前关于读出电路芯片主要被国外垄断，其中应用比较多的有TI公司的DDC232芯片，该芯片是32通道的电流型模数转换电路，实际是32通道的信号读出电路。它的结构是有32个双积分器，每个双积分器内部有两个积分器，分奇偶通道，通过CONVT的高低电平来控制双积分器中奇偶通道的积分器分别对同一个采样通道进行积分，实现一个积分通道在所有时间上进行积分，没有任何时间间断点，它的结构框图如图1所示，时序图如图2所示。这个结构的主要特点就是所有采样点并行同时采样。缺点是，因为是并行结构，所有奇数通道或者偶数通道(以32通道为例，都是32通道，奇偶是每个双积分器中的)的数据同时采集完成，需要ADC同时将32通道的数据转换，再全部输出，如此需要多个ADC，并且对ADC的速度要求比较高。ADC的转换速度快，数量多，精度和功耗以及复杂度都会提高，所以在128通道或者更高通道数据采样时，就会受ADC的制约。另外，对于噪声比较敏感的读出电路，多个通道同时数据采集工作，将增加噪声和功耗。
发明内容
本发明所要解决的技术问题是提供一种多通道数据读出电路，能够降低电路复杂度，同时减小采样通道数，减小ADC的个数和采样速度。
本发明解决其技术问题所采用的技术方案是：提供一种多通道数据读出电路，包括N个通道组，所述通道组内设置有M条积分通道，所述M条积分通道采用流水线方式进行工作，所述N个通道组采用并行方式进行工作；每条积分通道包括积分器单元，所述积分器单元的输出端与模数转换电路单元的输入端相连；所述模数转换电路单元的输出端与数据存储和串口输出逻辑部分相连。
所述积分器单元包括并联的奇数积分器和偶数积分器，所述奇数积分器的输出端与第一时序控制开关的一端相连，所述偶数积分器的输出端与第二时序控制开关的一端相连，其中，每个通道组中M条积分通道内的M个第一时序控制开关的另一端连接在一起后与所述模数转换电路单元相连，每个通道组中M条积分通道内的M个第二时序控制开关的另一端连接在一起后与所述模数转换电路单元相连。
所述第一时序控制开关控制所述积分通道中所述奇数积分器所在的支路进行积分时，所述第二时序控制开关控制所述积分通道中所述偶数积分器所在的支路进行数据转换；所述第一时序控制开关控制所述积分通道中所述奇数积分器所在的支路进行数据转换时，所述第二时序控制开关控制所述积分通道中所述偶数积分器所在的支路进行积分。
所述M条积分通道采用流水线方式进行工作时在积分器单元之间依次产生一个时钟延迟。
所述模数转换电路单元包括第一模数转换电路和第二模数转换电路，所述第一模数转换电路与连接在一起的M个第一时序控制开关的另一端相连，所述第二模数转换电路与连接在一起的M个第二时序控制开关的另一端相连。
所述第一模数转换电路在第一时序控制开关切换的一个周期内将所述奇数积分器输出的数据进行转换；所述第二模数转换电路在第二时序控制开关切换的一个周期内将所述偶数积分器输出的数据进行转换。
所述模数转换电路单元通过时分复用的方式分别将奇数积分器输出的数据和偶数积分器输出的数据进行转换。
所述积分器单元包括单通道积分器，所述单通道积分器通过时序控制开关与所述与模数转换电路单元相连，所述时序控制开关在第一时间时控制所述积分通道进行积分，在第二时间时控制所述积分通道进行数据转换。
所述M条积分通道采用流水线方式进行工作时在没有时钟信号的周期产生一个延迟脉冲。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明将多通道分为若干通道组，每组通道组之间采用并行结构，并在工作模式上采用并行采样模式，每组通道组内的若干通道在工作模式上采用流水线方式进行工作，从而实现了在数据采样时采用并行积分模式和流水线积分模式相结合的方式，很大程度上减小电路的复杂度，减小ADC的个数和采样速度，同时可以完成每个通道的无间断积分功能。流水线积分器通道个数可以根据应用场合的不同，选择不同的通道组进行组合，满足应用的要求。
附图说明
图1是现有技术中读出电路的结构框图；
图2是现有技术中读出电路的时序图；
图3是本发明实施方式的电路结构框图；
图4是本发明实施方式中积分器单元的结构框图；
图5是本发明实施方式中第一通道组的各个积分器工作时序图；
图6是本发明实施方式中第一通道组和第二通道组同时工作的时序图；
图7是本发明实施方式中流水线积分时序图；
图8是本发明实施方式中采用单通道积分器时的积分时序图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种多通道数据读出电路，包括N个通道组，所述通道组内设置有M条积分通道，所述M条积分通道采用流水线方式进行工作，所述N个通道组采用并行方式进行工作；每条积分通道包括积分器单元，所述积分器单元的输出端与模数转换电路单元的输入端相连；所述模数转换电路单元的输出端与数据存储和串口输出逻辑部分相连。
如图2所示，该多通道数据读出电路包括N个通道组，其中每个通道组中包括四条积分通道，每条积分通道都具有一个积分器单元，本实施方式中每个积分器单元都由两个积分器组成，其中，一个为奇数积分器，另一个为偶数积分器，如图3所示，所述奇数积分器的输出端与第一时序控制开关的一端相连，所述偶数积分器的输出端与第二时序控制开关的一端相连，其中，每个通道组中M条积分通道内的M个第一时序控制开关的另一端连接在一起后与所述模数转换电路单元相连，每个通道组中M条积分通道内的M个第二时序控制开关的另一端连接在一起后与所述模数转换电路单元相连。
图2中积分器单元有两个输出端，上面的一个输出端与奇数积分器相连，其四条积分通道的奇数积分器的输出端分别命名为1ao，2ao，3ao，4ao；下面一个输出端与偶数积分器相连，其四条积分通道的偶数积分器的输出端分别命名为1bo，2bo，3bo，4bo。每个通道组的四条积分通道的四个奇数积分器的输出分别连接各自的时序控制开关，然后再连接在一起，最终与ADC11连接，同理四个偶数积分器的输出分别连接各自的时序控制开关，之后共接到ADC12。ADC是模数转换电路，其最好选择在积分器开关切换的一个周期内将模拟数据转换为数字信号。ADC11和ADC12可以使用一个ADC1，此时ADC1可以通过时分复用的方式，分别将奇数积分器和偶数积分器的数据进行转换，所有通道的数据转换完成后，最后由数据存储和串口输出逻辑电路将数据串行输出。
本实施方式的工作特点通过时序能够更加清楚地体现，如图5所示的波形，该波形示意了第一通道组中各个积分器的工作时序。CONV为奇偶通道积分器切换开关(即时序控制开关)，脉宽长度为积分器的积分时间。这里假定CONV为高时，奇数积分器进行积分，CONV为低时，偶数积分器开始积分。图4波形是第一通道组积分器时序，INT1A为第1通道组第1条积分通道的奇数积分器，INT2A为第1通道组第2条积分通道的奇数积分器，INT3A为第1通道组第3条积分通道的奇数积分器，INT4A为第1通道组第4条积分通道的奇数积分器，INT1B为第1通道组第1条积分通道的偶数积分器，INT2B为第1通道组第2条积分通道的的偶数积分器，INT3B为第1通道组第3条积分通道的偶数积分器，INT4B为第1通道组第4条积分通道的偶数积分器。VALID为ADC数据完成指示信号，当信号为高时，说明对应通道的积分器输出值已经转换完成，可以随时通过DOUT串口输出。波形中1为CONV的高电平，是奇数积分器的积分时间。波形中2为CONV低电平，为偶数积分器的积分时间。1，2边沿触发以CLK的边沿对齐。CONV由低变高时，表示所有奇数积分器所在的积分通道的积分工作开始(每个通道组的第一条积分通道的奇数积分器开始工作)，从INT1A开始，CLK边沿触发，产生一个CLK脉冲，脉冲宽度为一个周期，产生一个1a波形，一个周期后信号由高变低。紧接着INT2A在1a脉冲下降沿时，CLK边沿触发，产生2a脉冲波形，宽度为一个CLK周期，依次类推产生3a，4a波形，如流水线方式，依次工作。当CONV由1变低为2时，CLK边沿触发，INT1A产生1a-1的脉冲，同样方式，INT2A，INT3A，INT4A分别产生2a-1，3a-1，4a-1波形。在CONV由1变2的同时，第一通道组的偶数积分器开始工作，从1b开始，分别隔一个时钟周期CLK产生2b，3b，4b。在CONV由2变为3时，INT1B，INT2B，INT3B、INT4B分别产生1b-1、2b-1、3b-1、4b-1脉冲波形。上述1a、2a、3a、4a、1b、2b、3b、4b为对应通道积分器积分状态开始，1a-1、2a-1、3a-1、4a-1、1b-1、2b-1、3b-1、4b-1为对应通道积分器积分结束，按照先后顺序，依次数据转换，转换完成后将所有奇数积分器的采样数据输出。根据上面介绍原理，依次类推，CONV为高电平时，每个通道组的奇数积分器依次开始积分，同时每个通道组的偶数积分器完成积分，开始依次数据转换，转换完成后将所有偶数积分器的采样数据输出。当CONV为低电平时，每个通道组的偶数积分器依次开始积分，同时每个通道组的奇数积分器完成积分，开始依次数据转换，转换完成后将所有奇数积分器的采样数据输出。该电路工作时，每个通道组只有一个积分器进行数据采集，其余通道保持积分状态，这样可以减小开工切换个数，改善噪声特性。
图6显示了第一通道组和第二通道组同时工作的时序波形，波形上面显示了第一通道组和第二通道组的时序完全一样，由此可见，本实施方式中N个通道组采用并行方式进行工作，即第一通道组、第二通道组以及其他通道组，都是依据CONV的高低电平来控制积分器的奇偶积分器来依次积分和依次数据转换，并且在下一个CONV状态变化时，奇偶通道状态进行切换。最终实现每个通道在所有时间无间断的进行交替积分，同时交替输出数据。以第一个积分通道INT1为例，在这个积分通道中，CONV为1时，INT1连接到INT1A奇数积分器进行积分，CONV为2时，INT1连接到INT1B偶数积分器进行积分，后面依次奇数，偶数，连续交替，这样在第一个通道上面，实现了全部时间连续的积分，没有任何时间间隔。
图7对流水线积分时序作了详细说明，最上面波形为CLK信号，奇偶通道积分切换就是CONV信号。积分状态显示了根据CONV信号不同通道工作状态分情况。奇偶通道积分状态波形演示了流水线的积分情况，在CONV为高电平时，奇数通道1、3、5、7…开始依次积分，在CONV为低时，1、3、5、7…依次完成积分并且开始转换，以高脉冲为指示信号。图中d1、d2、d3、d4、d5、d6、d7…为实际积分时间，流水线积分器之间依次有一个时钟延迟，这个延迟时序可以通过一组移位寄存器产生，给第一个寄存器输入一个CLK周期的脉冲，依次进行移位操作，每经过一个CLK，下一个寄存器就会输出一个脉冲，该脉冲控制积分器开始工作。在所有流水线积分器完成数据转换时，VALID信号显示高电平脉冲，奇偶通道数据转换状态波形对应相应工作状态。
值得一提的是，本实施方式中的积分单元还可以使用单通道积分器，其可以实现不连续积分状态，即一个通道在时间轴上，一段时间进行积分(例如CONV为1)，另一段时间进行数据转换(CONV为2状态)，此时没有偶数通道进行积分，所以通道在CONV为2状态时处于停止状态，即通道处于非积分状态，所以此种模式适合非连续积分情况。CONV波形2的宽度可以减小，减小非积分状态时间。
当所有通道都以流水线方式进行积分，即第一通道组的积分器通道数等于整个系统的通道数，系统中没有并行模式，只有流水线的模式。此时如果选择单通道积分器，整个系统工作将从第一条积分通道的第一个积分器开始依次到最后一条积分通道的积分器，在CONV变化时，第一条积分通道的积分器完成积分，同时利用ADC将数据进行反转输出，同时再复位该通道积分器，开始下一个积分周期开始。依次类推，每条积分通道依次开始积分，依次翻转复位，再开始下一个积分周期，具体时序如图8所示。这种方式为完全流水线方式，其可以利用移位寄存器在没有CLK周期产生一个脉冲，利用脉冲的延迟脉冲控制所有通道依次开始积分，通过一定时间的积分，再利用移位寄存器的延迟脉冲依次开始转换，每个通道的delta积分时间是相等的，并且只需要一个ADC即可完成所有通道的数据转换和输出，电路结构简单，但是缺点是中间有部分周期因为ADC的转换，有非积分时间间断，另外一个特点就是从第一通道到最后一个通道，DELTA延迟比较大，在某些应用上面可能会影响数据反映实际图像的准确性，所以可以通过并行方式减小流水线的级数达到性能要求。
不难发现，本发明在数据采样时将并行积分模式和流水线积分模式相结合，从而很大程度上减小电路的复杂度，减小ADC的个数和采样速度，同时可以完成每个通道的无间断积分功能。流水线积分器通道个数可以根据应用场合的不同，选择不同的通道组进行组合，满足应用的要求。

Claims (8)

1.一种多通道数据读出电路，其特征在于，包括N个通道组，所述通道组内设置有M条积分通道，所述M条积分通道采用流水线方式进行工作，所述N个通道组采用并行方式进行工作；每条积分通道包括积分器单元，所述积分器单元的输出端与模数转换电路单元的输入端相连；所述模数转换电路单元的输出端与数据存储和串口输出逻辑部分相连；所述积分器单元包括并联的奇数积分器和偶数积分器，所述奇数积分器的输出端与第一时序控制开关的一端相连，所述偶数积分器的输出端与第二时序控制开关的一端相连，其中，每个通道组中M条积分通道内的M个第一时序控制开关的另一端连接在一起后与所述模数转换电路单元相连，每个通道组中M条积分通道内的M个第二时序控制开关的另一端连接在一起后与所述模数转换电路单元相连。
2.根据权利要求1所述的多通道数据读出电路，其特征在于，所述第一时序控制开关控制所述积分通道中所述奇数积分器所在的支路进行积分时，所述第二时序控制开关控制所述积分通道中所述偶数积分器所在的支路进行数据转换；所述第一时序控制开关控制所述积分通道中所述奇数积分器所在的支路进行数据转换时，所述第二时序控制开关控制所述积分通道中所述偶数积分器所在的支路进行积分。
3.根据权利要求1所述的多通道数据读出电路，其特征在于，所述M条积分通道采用流水线方式进行工作时在积分器单元之间依次产生一个时钟延迟。
4.根据权利要求1所述的多通道数据读出电路，其特征在于，所述模数转换电路单元包括第一模数转换电路和第二模数转换电路，所述第一模数转换电路与连接在一起的M个第一时序控制开关的另一端相连，所述第二模数转换电路与连接在一起的M个第二时序控制开关的另一端相连。
5.根据权利要求4所述的多通道数据读出电路，其特征在于，所述第一模数转换电路在第一时序控制开关切换的一个周期内将所述奇数积分器输出的数据进行转换；所述第二模数转换电路在第二时序控制开关切换的一个周期内将所述偶数积分器输出的数据进行转换。
6.根据权利要求1所述的多通道数据读出电路，其特征在于，所述模数转换电路单元通过时分复用的方式分别将奇数积分器输出的数据和偶数积分器输出的数据进行转换。
7.根据权利要求1所述的多通道数据读出电路，其特征在于，所述积分器单元包括单通道积分器，所述单通道积分器通过时序控制开关与所述与模数转换电路单元相连，所述时序控制开关在第一时间时控制所述积分通道进行积分，在第二时间时控制所述积分通道进行数据转换。
8.根据权利要求7所述的多通道数据读出电路，其特征在于，所述M条积分通道采用流水线方式进行工作时在没有时钟信号的周期产生一个延迟脉冲。
CN202010535978.3A 2020-06-12 2020-06-12 一种多通道数据读出电路 Active CN111817717B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010535978.3A CN111817717B (zh) 2020-06-12 2020-06-12 一种多通道数据读出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010535978.3A CN111817717B (zh) 2020-06-12 2020-06-12 一种多通道数据读出电路

Publications (2)

Publication Number Publication Date
CN111817717A CN111817717A (zh) 2020-10-23
CN111817717B true CN111817717B (zh) 2023-11-28

Family

ID=72844942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010535978.3A Active CN111817717B (zh) 2020-06-12 2020-06-12 一种多通道数据读出电路

Country Status (1)

Country Link
CN (1) CN111817717B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113109856A (zh) * 2021-04-06 2021-07-13 明峰医疗系统股份有限公司 基于时分复用技术的ct探测器动态采样方法、系统及计算机可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275990B1 (en) * 1995-02-06 2001-08-14 Adc Telecommunications, Inc. Transport of payload information and control messages on multiple orthogonal carriers spread throughout substantially all of a frequency bandwith
CN101247137A (zh) * 2008-03-24 2008-08-20 西安电子科技大学 基于随机投影的超宽带模拟信号并行采样系统
CN101354288A (zh) * 2008-09-08 2009-01-28 北京大学 高速低功耗双列线红外焦平面读出电路
CN103969676A (zh) * 2014-05-11 2014-08-06 中国科学院近代物理研究所 一种可控型多通道电荷读出装置
CN105720985A (zh) * 2016-01-18 2016-06-29 清华大学 一种用于压缩采样模数转换器的可变压缩比采样电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275990B1 (en) * 1995-02-06 2001-08-14 Adc Telecommunications, Inc. Transport of payload information and control messages on multiple orthogonal carriers spread throughout substantially all of a frequency bandwith
CN101247137A (zh) * 2008-03-24 2008-08-20 西安电子科技大学 基于随机投影的超宽带模拟信号并行采样系统
CN101354288A (zh) * 2008-09-08 2009-01-28 北京大学 高速低功耗双列线红外焦平面读出电路
CN103969676A (zh) * 2014-05-11 2014-08-06 中国科学院近代物理研究所 一种可控型多通道电荷读出装置
CN105720985A (zh) * 2016-01-18 2016-06-29 清华大学 一种用于压缩采样模数转换器的可变压缩比采样电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 12-bit 250-MS/s Charge-Domain Pipelined Analog-to-Digital Converter with Feed-Forward Common-Mode Charge Control;Zongguang Yu;Xiaobo Su;Zhenhai Chen;Jiaxuan Zou;Jinghe Wei;Hong Zhang;Yan Xue;;Tsinghua Science and Technology(第01期);244-249 *
高速目标高分辨雷达信号处理的FPGA设计及实现;梁影;张凤萍;郑广瑜;范晓光;倪亮;;制导与引信(第04期);135-141 *

Also Published As

Publication number Publication date
CN111817717A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
US8836567B2 (en) Integration and analog to digital conversion circuit with common capacitors and operating method thereof
US8624635B2 (en) Sensor circuit for concurrent integration of multiple differential signals and operating method thereof
WO1992004777A1 (en) Two stage a/d converter utilizing dual multiplexed converters with a common successive approximation control
CN109039335B (zh) 一种音频模数转换芯片阵列帧时钟同步的实现装置及实现方法
CN101213753A (zh) 模/数转换设备
CN111817717B (zh) 一种多通道数据读出电路
EP0760514B1 (en) Analog to digital converter, decimation and storage system
CN106788345B (zh) 利用电阻结构的斜坡信号发生器
CN115133930A (zh) 一种共用比较器的两通道时域交织型Binary-Search ADC系统
CN101093997B (zh) Ad/da变换兼用装置
CN104993830B (zh) 双通道时分交织结构异步逐次比较型模数转换器
CN114793117B (zh) 模数转换器及其转换方法
EP2088677B1 (en) Analog to digital converters
US20240128980A1 (en) Analog-to-digital converter, signal conversion device, and signal conversion method
RU2276833C1 (ru) Аналого-цифровой преобразователь
CN2935633Y (zh) 一种模数转换装置
JP5071497B2 (ja) Ａｄ変換装置、ａｄ変換装置を用いた電流検出器及び電流検出器を用いたディジタルサーボ制御装置
CN109067398B (zh) 一种具备多路通道信号的adc电路的控制方法
JP5067385B2 (ja) Ａｄ変換装置、ａｄ変換装置を用いた電流検出器及び電流検出器を用いたディジタルサーボ制御装置
SU762154A1 (ru) Устройство определения временного положения основного максимума периодического сигнала 1
JP5318053B2 (ja) Ａｄ変換システム
CN117353745A (zh) 一种实现时间交织adc的电路结构
RU39238U1 (ru) Контроллер шагового электропривода
TW202427967A (zh) 類比數位轉換電路、取樣電路及信號處理方法
JPS60157336A (ja) アナログデイジタル変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant