JPS63164253A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63164253A
JPS63164253A JP30850186A JP30850186A JPS63164253A JP S63164253 A JPS63164253 A JP S63164253A JP 30850186 A JP30850186 A JP 30850186A JP 30850186 A JP30850186 A JP 30850186A JP S63164253 A JPS63164253 A JP S63164253A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
connecting terminal
mounting surface
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30850186A
Other languages
English (en)
Inventor
Shinya Funayama
舩山 伸也
Tadao Suzuki
忠男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP30850186A priority Critical patent/JPS63164253A/ja
Publication of JPS63164253A publication Critical patent/JPS63164253A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308Adaptations of leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、接続端子を介して
実装される半導体装置に適用して有効な技術に関する。
〔従来の技術〕
半導体装置の実装技術については、日経マグロウヒル社
、1984年6月11日発行、別冊「マイクロデパイセ
ズJN0,2、P148〜P159に記載されている。
ところで、半導体装置をプリント基板などに実装する場
合には、半導体装置の接続端子であるリードをプリント
基板の表面に接触させて固定する表面実装と、プリント
基板にリードを貫通させて固定する挿入実装とが一般に
知られている。
そして、前記の表面実装に用いられる半導体装置として
は、たとえば、パッケージの外部に突出される複数のリ
ードの先端部をパッケージの底部側に折り曲げた、いわ
ゆるPLCC型があり、一方、挿入実装に用いられる半
導体装置としては、たとえば、パッケージの両側面に2
列に突出される複数のリードを実装面側に直線的に折り
曲げて構成されるDIL型などがある。
〔発明が解決しようとする問題点〕
ところが、PLCC型などの半導体装置の場合には取付
方法が表面実装に限定され、DIL型など半導体装置の
場合には挿入実装に限定されるため、いずれの場合にお
いても実装方法の自由度が比較的低いという問題がある
ことを本発明者は見い出した。
本発明の目的は、実装方法の自由度を向上させる二とが
可能な半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、素子が封入された外囲器と、この外囲器から
外部に突出され、素子と外部との電気的な接続を行う接
続端子とを備えた半導体装置で、接続端子を半導体装置
が取付けられる実装面側に屈曲させ、かつ接続端子の外
#j部を外側に屈曲させて折返部を形成したものである
〔作用〕
上記した手段によれば、折返部の突端を実装面に接触さ
せて装着する表面実装と、折返部を実装面に貫通させて
装着する挿入実装とが可能となり、半導体装置の実装方
法の自由度が向上さ−1する。
〔実施例〕
第1図は、本発明の一実施例である単導体装置の要部を
示す説明図であり、第2図は、その側面図である。
本実施例の半導体装置1は、図示しない半導体素子など
が封入されたパッケージ2 (外囲器)と、このパッケ
ージ2の側面部から外部に突出される複数のリード3 
(接続端子)とを備えている。
この場合、複数のリード3は、半導体装置1が装着され
る実装面Aの側に屈曲され、さらに該実装面への側に屈
曲されたリード3の外端部4は外側に折り返されて折返
部5を形成している。
また、前記折返部5は、該折返部5の突端5aの方向に
幅寸法が漸減するように所定の角度θのテーパをなして
いる。
さらに、リード3の先端部は、実装面式に沿う方向に折
り曲げられて屈曲部6をなしている。
以下、本実施例の作用について説明する。
まず、本実施例の半導体装置1を実装面Aに対して表面
実装する場合には、複数のリード3の折返部5の突端5
aを実装面Aに接触させ、さらにリード3の先端部に形
成された屈曲部6に図示しない治具などを係止して押圧
することにより、パッケージ2などに必要以上に大きな
外力を作用させることなく、かつ個々の折返部5の突i
5aの平坦度のばらつきなどに影響されることなく、複
数のリード3の折返部5の突端5aは、確実に実装面A
に密着され、図示しない/%ンダ層などを介して該実装
面Aに接続される。
一方、本実施例の半導体装置1を実装面Aに対して挿入
実装する場合を示したものが第3図であり、第4図はそ
の側面図である。
すなわち、挿入実装の場合には、複数のリード3の各々
の折返部5が、突端5aを先頭にして実装面已に形成さ
れた複数の貫通孔7にそれぞれ挿入される。
この時、折返部5に形成されている所定の角度θのテー
パによって挿入操作が円滑に行われるとともに、折返部
5の突端5aを支点として該折返部5を拡開する方向に
発生されるスプリングバックによって複数のリード3の
実装面Aに対する挿入状態が安定かつ確実に維持される
このように、本実施例においては以下の効果を得ること
ができる。
(1)、複数のリード3が、半導体装置1が装着される
実装面への側に屈曲され、さらに該実装面への側に屈曲
されたり−ド3の外端部4が外側に折り返されることに
よって折返部5が形成されているため、折返部5の突端
5aを実装面式に接触させて装着する表面実装と、折返
部5を実装面への貫通孔7に挿入して装着する挿入実装
とが可能となり、半導体装置1の実装方法の自由度が向
上される。
(2)、複数のり一ド3の先端部が、実装面Aに沿う方
向に折り曲げられて屈曲部6をなしているため、たとえ
ば表面実装などにおいて、屈曲部6に図示しない治具な
どを係止して押圧することにより、パッケージ2などに
必要以上に大きな外力を作用させることなく、かつ個々
の折返部5の突端5aの平坦度のばらつきなどに影響さ
れることなく、複数のリード3の折返部5の突端5aを
確実に実装面へに密着させることができ、実装時におけ
る歩留りおよび信頼性などが向上される。
(3)、複数のリード3の折返部5が、該折返部5の突
端5aに向かって幅寸法が漸減するように所定の角度θ
のテーパを成しているため、たとえば挿入実装などにお
いて、実装面へに形成された貫通孔7に対するリード3
の挿入操作を円滑に行うことができる。
(4)、前記(1)〜(3)の結果、半導体装置lの実
装工程における生産性が向上される。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、リード3の先端部をパッケージ2の側に折り
曲げて屈曲部6を形成してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の実装技
術に適用した場合について説明したが、これに限定され
るものではなく、物品の基板に対す5る取付;す作業な
どに広く適用できる。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、素子が封入された外囲器と、この外囲器から
外部に突出され、前記素子と外部との電気的な接続を行
う接続端子とを備えた半導体装置であって、前記接続端
子が前記半導体装置が取付けられる実装面側に屈曲され
、かつ該接続端子の外端部を外側に屈曲させることによ
って折返部が形成されているため、折返部の突端を実装
面に接触させて装着する表面実装と、折返部を実装面に
貫通させて装着する挿入実装とが可能となり、半導体装
置の実装方法の自由度が向上される。
【図面の簡単な説明】
第1図は、本発明の一実施例である半導体装置の表面実
装状態を示す説明図、 第2図は、その側面図である。 第3図は、本発明の一実施例である半導体装置の挿入実
装状態を示す説明図、 第4図は、その側面図である。 1・・・半導体装置、2・・・パッケージ(外囲器)、
3・・・リード(接続端子)、4・・・外端部、5・・
・折返部、5a・・・突端、6・・・屈曲部、7・・・
貫通孔、A・・・実装面、θ・・・折返部5のテーパの
角度。 代理人 弁理士  小 川 勝 (夕 第  1  図        第  2  図2−ハ
トノブ−シ′

Claims (1)

  1. 【特許請求の範囲】 1、素子が封入された外囲器と、この外囲器から外部に
    突出され、前記素子と外部との電気的な接続を行う接続
    端子とを備えた半導体装置であって、前記接続端子が前
    記半導体装置が取付けられる実装面側に屈曲され、かつ
    該接続端子の外端部を外側に屈曲させることによって折
    返部が形成されていることを特徴とする半導体装置。 2、前記折返部は、該折返部の突端に向かって幅寸法が
    漸減するようにテーパをなしていることを特徴とする特
    許請求の範囲第1項記載の半導体装置。 3、前記接続端子の先端部に前記実装面に沿う方向の屈
    曲部が形成されていることを特徴とする特許請求の範囲
    第1項記載の半導体装置。
JP30850186A 1986-12-26 1986-12-26 半導体装置 Pending JPS63164253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30850186A JPS63164253A (ja) 1986-12-26 1986-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30850186A JPS63164253A (ja) 1986-12-26 1986-12-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS63164253A true JPS63164253A (ja) 1988-07-07

Family

ID=17981774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30850186A Pending JPS63164253A (ja) 1986-12-26 1986-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS63164253A (ja)

Similar Documents

Publication Publication Date Title
JP2550437B2 (ja) チップキャリア用ソケット
US4785533A (en) Hybrid integrated circuit device, and method of and lead frame for use in manufacturing same
JP2745933B2 (ja) Tab−集積回路
US20190013267A1 (en) Packaged IC Component
JPS63164253A (ja) 半導体装置
JPH01230265A (ja) 電子部品
JPH05315520A (ja) 表面実装型半導体装置及びそのアウターリードの折り曲げ加工方法
JPS62262447A (ja) 半導体パツケ−ジとその実装方法
JP2731584B2 (ja) リードフレーム及びこれを用いた電子部品パッケージの製造方法
JPS60109295A (ja) 実装基板およびそれを用いた実装体
JPH05326648A (ja) フィルムキャリアとこれを用いた半導体装置の製造方法
JPS6151952A (ja) 半導体装置
JPH0529108U (ja) 表面実装部品用端子
JPS5910777Y2 (ja) 電線固定具
JP2834192B2 (ja) 樹脂封止半導体装置
JPH1040984A (ja) 端子装置及びその製造方法
JP3256780B2 (ja) コネクタ
JPH0134291Y2 (ja)
JPS6091577A (ja) リードのない平板状回路を接続する装置とコネクタ
KR200177247Y1 (ko) 압정형 반도체 패키지
JP2777114B2 (ja) テープキャリア
JPS62195160A (ja) 混成集積回路装置製造方法およびその方法に用いられるリ−ドフレ−ム
JPS63164226A (ja) テ−プキヤリア素子の製造方法
JPH05166874A (ja) 半導体電子部品
JPH04236480A (ja) 半導体パッケージのソルダレス実装接合構造及びその半導体パッケージ