JPS63163601A - プロセス制御装置 - Google Patents

プロセス制御装置

Info

Publication number
JPS63163601A
JPS63163601A JP31089286A JP31089286A JPS63163601A JP S63163601 A JPS63163601 A JP S63163601A JP 31089286 A JP31089286 A JP 31089286A JP 31089286 A JP31089286 A JP 31089286A JP S63163601 A JPS63163601 A JP S63163601A
Authority
JP
Japan
Prior art keywords
data
external device
state
storage means
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31089286A
Other languages
English (en)
Other versions
JPH07122807B2 (ja
Inventor
Shigeo Kawakami
川上 重男
Kenjiro Nagae
永江 健次郎
Masayuki Kataoka
片岡 昌之
Kazuhiko Yano
和彦 矢野
Katsuhiko Nishida
勝彦 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP61310892A priority Critical patent/JPH07122807B2/ja
Publication of JPS63163601A publication Critical patent/JPS63163601A/ja
Publication of JPH07122807B2 publication Critical patent/JPH07122807B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Control By Computers (AREA)
  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ホストコンピュータとは電源系統が別であり
、前記ホストコンピュータと外部装置との間に介挿され
て両者間の信号授受を受け持つ端末局としてのプロセス
制御装置に関する。
〈従来の技術〉 従来のプロセス制御システムの概略構成を第5図に示し
て説明する。
A、はホストコンピュータ、B、はプロセス制御装置、
C7は外部装置であり、プロセス制御装置B1は、CP
U11a、ROM12a、バッテリーバックアップされ
たRAM13a、  これらを接続するパスライン14
aを備えている。
プロセス制御装置B1は、機能ブロックとして促えると
、第6図に示すように、外部装置C3における接点回路
21aを制御するためのハード接点出力データD、や、
外部袋’CC+において使用されるべき電圧、電流、温
度、湿度その他のアナログ出力データDI2などを出力
する出力状態指令手段1a、外部装置C,における接点
回路21aの状態を検出するためのハード接点入力デー
タD2などを入力する入力状態検出手段2a、外部装置
Cにおけるある回路部分に流すべき電流等についての適
正値Dfflや、この適正値031についての上下限監
視ロック設定値D!!+  C33などを出力する制御
設定値指令手段3a、外部装置CIにおいて現に生じて
いる電流等の実アナログ値が設定された上限を上回った
ことや下限を下回ったことを表す上下限異常データD4
などを人力する異常状態検出手段4a、前記各データを
保持するバ・ノテリーバソクアソブ型記憶手段5a、前
記各手段を制御する制御手段8aを備えている。バッテ
リーハックアップ型記憶手段5aは第5図のRAM13
aに相当する。ホストコンピュータA++ プロセス制
御装置B+、外部装置C1の電源系統は互いに別となっ
ている。
プロセス制御装置B1は、ホストコンピュータAIから
制御コマンドや設定パラメータなどを受信し、これをR
AM13aに保持させるとともに、外部装置 c + 
に対して出力する。即ち、出力状!よ指令手段1aによ
ってハード接点出力データD1.。
アナログ出力データDIZを、制御設定値指令手段3a
によって適正値D33.上下限監視口・ツク設定値り。
、Dl、を外部装置C1に出力する。プロセス制御装置
B1は、また、人力状!点検出手段2aによって外部装
置C1の接点回路21aからハード接点入力データD2
を、異常状L3i検出手段4aによって上下限異常デー
タD4を読み込み、これをホストコンピュータAIに伝
送する。
プロセス制御!I装置B1は、そのROM12aに格納
されているプログラムが、電源断後の再起動動作につい
て必ず全イニシャル状態から再スタートするものにプロ
グラミングされている。即ち、第7図に示すように、電
源投入あるいは電源復活に(1′、って、すべてのハー
ド環境をイニシャルするとともに、ソフトウェアのすべ
てのレジスタをイニシャルし、それから初めてプロセス
制御動作に進むようなプログラムとなっている。
〈発明が解決しようとする問題点〉 以上のように従来のプロセス制御装置81は、電gll
Ji後の再起動動作について必ず全イニシャル状態から
再スタートするため、電源断の直前におけるプロセス制
御装置B+の状態および外部装置CIの状態を保持でき
ない。この結果、次のような不都合が生じている。
即ち、電源断が瞬断てあって電源断時間が非常に短い場
合であっても、外部装置C1を電源断面…■の状態から
運転できず、必ず全イニシャル状態から再スタートしな
ければならないので、+l転効率が低いものとなってい
る。具体的には、ホストコンピュータ八から受信してR
AM13aに保持したハード接点出力デークD、1.ア
ナログ出力データD1□、適正値り、1.上下限監視ロ
ック設定値Dff!+  Dff3等および外部装置C
1から読み込んだハード接点入力データDt、上下限異
常データD4は、RAM13aがバッテリーバックアッ
プされているため、電源断によっても保持され続ける。
しかし、電源復活後の再起動において、CPtJlla
が全イニシャルを行うためにRAM13aに保持されて
いたすべてのデータが消去されてしまう。
そこで、CPU11aは、改めてホストコンピュータ八
から必要なデータを読み込み、それをRAM13aに格
納するとともに、改めて外部装置C1に出力しなければ
ならない。単に、これだけでなく、折角、RAM13a
に保持していた外部装置CIについての各種のデータを
抹消してしまうので、単なる瞬断である場合でも、電源
復活後に再度、外部装置C8の状態を読み込まなければ
ならないため、外部袋Wc、の実質上の再起動にかなり
の時間を要している。
しかも、外部装置C1の状態に異常があった場合に、電
源復活までは保持していた異常状態をも電源復活によっ
て抹消してしまい、異常があったにもかかわらず正常で
あるとして、即ち、異常の履歴を何ら活用することなく
運転を再開するため、折角収集した異常順歴が全く無駄
に帰すだけでなく、運転制御の信顛性に欠けるという問
題もある。
ところで、電a復活時に、TL電源断直前状態まで瞬時
にして復帰させるためのプログラムをホストコンビエー
タA1に組み込むことが考えられる。
しかし、ホストコンピュータA+ に結ばれた沢山のプ
ロセス制御装置B+のすべてについて、何時起こるとも
分からない電源断の監視、電源断に伴う所定の制御動作
をホストコンピュータA、の中央処理装置に負担させる
ことは、ホストコンピュータA、の本来の制御動作に時
間遅れを生じるなど決して好ましいことではない。また
、プロセス制御装置B、のRAM13aに保持されてい
るデータの種類は非常に沢山あり、そのいずれについて
も運転再開後に再利用するというのでは、フレキシビリ
ティに欠ける。つまり、プロセス制御装置B1のユーザ
ーにとっては、RAM13aに保持されているデータを
取捨選択して必要なもののみ再利用し、他のデータにつ
いてはイニシャルした方が好ましい場合があるが、ホス
トコンピュータA。
にすべてを任せると、このような取捨選択ができな(な
ってしまうという問題がある。
本発明は、このような事情に鑑み”こなされたものであ
って、ホストコンピュータの中央処理装置に負担をかけ
ることなく、プロセス制′4′n装置の電源復活後の外
部装置の運転再開を効率的に行えるようにするとともに
、制御の信転性を向上させ、再利用データの取捨選択を
可能にしてフレキシビリティをもたせるようにすること
を目的とする。
く問題点を解決するための手段〉 本発明は、このような目的を達成するために、第1図に
示すような構成をとる。
本発明のプロセス制御装置は、 ホストコンピュータAとは電源系統が別であり、前記ホ
ストコンピュータAと外部装置Cとの間に介挿されて両
者間の信号授受を受け持つ端末局としてのプロセス制御
装置Bであって、 前記外部装置Cに対してハード接点出力データ。
アナログ出力データを出力する出力状態指令手段1と、 前記外部装置Cに対して制御設定値データを出力する制
?10設定値指令手段3と、 前記外部袋;y7 cからハード接点人力)−゛−りを
読み込む入力状態検出手段2と、 前記外部装置Cから異常データを読み込む異常状態検出
手段4と、 前記各データを保持するバッテリーバンクアンプ型記憶
手段5と、 前記バッテリーバックアップ型記憶手段5に保持される
各データのうち電源立ち上げ時に再利用すべきデータの
種類を選択する再利用データ選択手段6と、 この再利用データ選択手段6によって選択された状態を
保持する不揮発性記憶手段7と、前記各手段1〜7を制
御し、前記不揮発性記憶手段7に保持されている再利用
すべきデータの種類を読み出しその種類のデータを前記
バッテリーバックアップ型記憶手段5から読み出して再
利用できる状態を確保する制御手段8 とを備えたものである。
く作用〉 本発明の構成による作用は、次の通りである。
外部装置Cの運転開始に先立って、または外部装置Cの
運転開始後において、再利用データ選択手段6によって
電源立ち上げ時に再利用すべきデータの種類を選択する
と、この選択された状態が不揮発性記憶手段7に保持さ
れる。再利用すべきデータが全くないときは、選択デー
タ数はゼロである。即ち、外部装置cの最初の運転時に
は、その電源立ち上げに先立って再利用すべきデータが
ないことが選択されており、全イニシャル状態からのス
タートとなる。また、電源断後においても電源断直前の
データを再利用しないことが選択された場合も全イニシ
ャル状態からの再スタートとなる。
再利用すべきデータがあるときは、そのデータの種類が
再利用データ選択手段6によって選択され、その選択さ
れた状態が不揮発外記↑9手段7に保持されている。電
源断が生じた場合、バッテリーバックアンプ型記憶手段
5は、電源断の直前における各データを保持し続ける。
電源断後の電源立ち上げ時においては、制御手段8が不
揮発性記憶手段7に保持されている再利用すべきデータ
のf1類を読み出し、バッテリーバックアンプ型記憶手
段5からその読み出された種類のデータのみを読み出し
て再利用できる状態を確保し、他のデータはイニシャル
する。
従って、電源断直前において外部装置Cに与えた指令の
状態を示すデータ、外部装置Cから読み出した外部ff
1cの状態を示すデータであってバッテリーバックアン
プ型記憶手段5に保持されているデータのうちのjA択
された一部あるいは全部のデータを再び利用する形で外
部装置Cが再起動される。
〈実施例〉 以下、本発明の実施例を図面に基づいて詳細に説明する
第2図は本発明の第1実施例に係るプロセス制御装置の
システム構成図である。
Aはホス]・コンピュータ、Bはプロセス制御装置、C
は外部装置であり、プロセス制御装置Bは、CPUII
、  I?OM+2.バノテリーハフクアソプされたR
AM13.  これらを接続するハスライン14に加え
て、不揮発性RAM15と、キー人力操作部16と、デ
ィスプレイ17とを備えている。不揮発性RAM15は
、パスライン14およびセレクト信号ライン18によっ
てCP Ullと接続されている。本実施例の場合、R
A M13.キー人力操作部16および不揮発性RAM
15がそれぞれ第1図におけるバッテリーバックアンプ
型記憶手段5.再利用データ選択手段6および不揮発性
記憶手段7に該当している。
プロセス制御装置Bは、そのROM12に格納されてい
るプログラムが、電源断後の再スタートニついて全イニ
シャルモードと、再スタートモードとをC1l別し、そ
れぞれのモードに従って処理を実行するするものにプロ
グラミングされている。再スタートモードというのは、
電m+祈後の再スタートにおいて、電源断直前のデータ
を再利用するモードである。この再スタートモードによ
って設定ii7能なパラメータの一例を次表に示す。
(以下余白) 再スタートモードで設定可能なバラメークプロセス制御
値71Bは、ホストコンピュータ八から制御コマンドや
設定パラメータムどを受信し、これをRAM13に保持
させるとともに、外部装置Cに対して第1図に示すハー
ド接点出力データD13.アナログ出力データD1□、
適正値D3+、、h下限監視ロック設定値D zt* 
D 31を外部装置Cに出力する。プロセス制御装置B
は、外部装置Cからハード接点人力データDt、上下限
異常データD4をよ売み込み、これをホストコンピュー
タ八に伝送°J’る。
次に、詳しい動作を第3図のフローチャートに基づいて
説明する。
電源立ら上げによってステップ#lからの動作が始まる
。ステップ#1でスタートモードを読み込み、読み込ん
だスタートモードが全イニシャルモードかどうかをステ
ップ#2で判断する。全イニシャルモードの場合はステ
ップ#3に移行してすべてのハード環境をイニシャルし
、続くステップ#4でソフトウェアのすべてのレジスタ
をイニシャルし、それから初めてステップ#7以降のプ
ロセス制御動作に進む。
ステップ#2の判断が全イニシャルモードでない場合に
は、ステップ#5に移行し、セレクト信号ライン18を
介して不揮発性RAM15にセレクト信号を与えて不揮
発性RAMl5から再スタートモードの内容を読み込む
。そして、ステップ#6で再スタートモードに従って、
不揮発性RAM15に予め設定されているものに対応し
た各種レジスタ。
ハードウェアのみをイニシャルし、その他のレジスタ、
ハードウェアについてはイニシャルせず、そのままの状
態としてデータを再利用することになる。このようにし
てから、次のステップ#7に移行してプロセス制御動作
に進む。
次に、第2実施例を第4図に基づいて説明する。
第4図において、第1実施例に係る第2図に示した符号
と同一め符号は、第2実施例においても、その符号が示
す部分と同様のものを指す。
第2実施例のプロセス制御値UB’においては、第1実
施例の不揮発性RAM15の代わりに、ジャンパースイ
ッチ19と3ステートバツフア20とが設けられている
。第1図の構成と対比すると、ジャンパースイッチ19
は、バノテリーバノクアノプされたRAM13に保持さ
れる各データのうち電源立ち上げ時に再利用すべきデー
タの種類を選択する再利用データ選択手段6、および、
この再利用データ選択手段6によって選択された状態を
保持する不揮発性記jlJ手段7に相当する。
第2実施例の動作は、第1実施例の動作と同一であるの
で説明を省略する。
〈発明の効果〉 本発明によれば、次の効果が発揮される。
電源断直前において外部装置に与えた指令の状態を示す
データ、外部装置から読み出した外部装置の状態を示す
データであってバノテリーバソクアノプ型記憶手段に保
持されているデータのうちの選択された一部あるいは全
部のデータを再び利用する形で外部装置が再起動される
ため、必ず全イニシャル状態から再スタートしなければ
ならなかった従来例に比べて、外部装置の実質上の再起
動までの時間を短くでき、再起動についての運転効率を
改善できる。また、異常データの再利用を選択すること
によって、ハノテリーバノクアノブ型記jfJ手段が電
源復活まで保持していた異常データを再び利用でき、電
源断簡に収集した異常の履歴を有効に活用しながらの再
スタートが可能となるため、運転制御の信顛性を改善で
きる。
また、バッテリーハックアップ型記憶手段に保持された
非常に沢山の種類数のデータの中から必要なものと不必
要なものとを取捨選択して必要なデータのみを再利用で
きるため、常にむやみに全データを再利用するという形
態しかとれない場合に比べてフレキシビリティを増すこ
とができる。
そして、電源断直前の状態に瞬時にして復帰させるため
のプログラムをホストコンピュータに組み込む必要がな
く、ホストコンピュータの中央処理装置にfL世をかけ
ずにすみ、ホストコンピュータには、その本来の制御動
作に専念させることが可能となる。
以上のように、本発明によれば、ホストコンピュータの
中央処理装置に負担をかけろことなく、プロセス制御装
置の電源復活後の外部装置の運転再開を効率的に行うこ
とができるとともに、制御の信頼性を向上させることが
でき、しかも、再利用データの取捨選択を可能にしてフ
レキシビリティをもたせることができるという効果が発
揮される。
【図面の簡単な説明】
第1図は本発明の構成を示すブロック図である。 第2図および第3図は本発明の第1実施例に係り、25
2図はプロセス制御装置のシステム構成図、第3図はそ
の動作を示すフローチャートである。第 ′4図は第2
実施例に係るプロセス制御装置のシステム構成図である
。第5図ないし第7図は従来例に係り、第5図はプロセ
ス制御装置のシステム構成図、第6図は機能ブロック図
、第7図はその動作を示すフローチャートである。 A・・・ホストコンピュータ B、  B’・・・プロセス制御装置 C・・・外部装置 1・・・出力状態指令手段 2・・・人力状態検出手段 3・・・制御設定値指令手段 4・・・異常状態検出手段 5・・・バンテリーバソクアソブ型記憶手段6・・・再
利用データ選択手段 7・・・不揮発性記憶手段 8・・・制御手段

Claims (1)

    【特許請求の範囲】
  1. (1)ホストコンピュータとは電源系統が別であり、前
    記ホストコンピュータと外部装置との間に介挿されて両
    者間の信号授受を受け持つ端末局としてのプロセス制御
    装置であって、 前記外部装置に対してハード接点出力データ、アナログ
    出力データを出力する出力状態指令手段と、 前記外部装置に対して制御設定値データを出力する制御
    設定値指令手段と、 前記外部装置からハード接点入力データを読み込む入力
    状態検出手段と、 前記外部装置から異常データを読み込む異常状態検出手
    段と、 前記各データを保持するバッテリーバックアップ型記憶
    手段と、 前記バッテリーバックアップ型記憶手段に保持される各
    データのうち電源立ち上げ時に再利用すべきデータの種
    類を選択する再利用データ選択手段と、 この再利用データ選択手段によって選択された状態を保
    持する不揮発性記憶手段と、 前記各手段を制御し、前記不揮発性記憶手段に保持され
    ている再利用すべきデータの種類を読み出しその種類の
    データを前記バッテリーバックアップ型記憶手段から読
    み出して再利用できる状態を確保する制御手段 とを備えたプロセス制御装置。
JP61310892A 1986-12-26 1986-12-26 プロセス制御装置 Expired - Lifetime JPH07122807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61310892A JPH07122807B2 (ja) 1986-12-26 1986-12-26 プロセス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61310892A JPH07122807B2 (ja) 1986-12-26 1986-12-26 プロセス制御装置

Publications (2)

Publication Number Publication Date
JPS63163601A true JPS63163601A (ja) 1988-07-07
JPH07122807B2 JPH07122807B2 (ja) 1995-12-25

Family

ID=18010636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61310892A Expired - Lifetime JPH07122807B2 (ja) 1986-12-26 1986-12-26 プロセス制御装置

Country Status (1)

Country Link
JP (1) JPH07122807B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59133603A (ja) * 1983-01-20 1984-08-01 Omron Tateisi Electronics Co プログラマブルコントロ−ラ
JPS61243502A (ja) * 1985-04-22 1986-10-29 Matsushita Electric Ind Co Ltd 停電時の電源保持回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59133603A (ja) * 1983-01-20 1984-08-01 Omron Tateisi Electronics Co プログラマブルコントロ−ラ
JPS61243502A (ja) * 1985-04-22 1986-10-29 Matsushita Electric Ind Co Ltd 停電時の電源保持回路

Also Published As

Publication number Publication date
JPH07122807B2 (ja) 1995-12-25

Similar Documents

Publication Publication Date Title
JP2998737B2 (ja) 周辺機器用電源制御装置
US5790878A (en) System and method for recovering from a power failure within a digital camera device
TWI633487B (zh) 自動回復基本輸入輸出系統映像檔的方法及電腦系統
JP2004362543A (ja) 安全電源切断システム及びその方法
JPS63163601A (ja) プロセス制御装置
JP3231561B2 (ja) バックアップメモリ制御方式
US6868510B1 (en) Terminal with corrective maintenance in accordance with selected mode
JP2997584B2 (ja) 電源制御装置
JPS58175198A (ja) デ−タ処理装置
JP3087650B2 (ja) 自動復電方式
JPS5941210B2 (ja) 電源障害時の処理方式
JPS6398009A (ja) 停電時の処理制御方式
JPS62284440A (ja) 端末装置のソフトウエア資源保守方式
CN112416104A (zh) 一种实现通用服务器电源last state的装置及恢复方法
JPS61226820A (ja) 復電によるデ−タ処理再開方式
JPS62151909A (ja) バツテリバツクアツプ制御回路
JPS6237746A (ja) 制御システム
JPH06259338A (ja) 記憶内容の退避および回復方式
JPH05257557A (ja) システム自動立上げ方式
JPH04270403A (ja) コンピュータシステムにおけるipl管理方法及びその装置
JPH06282360A (ja) 停電復帰自動立上回路
JPH07244544A (ja) コンピュータシステム
JPS63145503A (ja) デイジタルコントロ−ラの停電バツクアツプ装置
JPS62211737A (ja) エラ−リカバリ方式
JPH0923582A (ja) 電力系統監視制御装置