JPS6237746A - 制御システム - Google Patents
制御システムInfo
- Publication number
- JPS6237746A JPS6237746A JP60178061A JP17806185A JPS6237746A JP S6237746 A JPS6237746 A JP S6237746A JP 60178061 A JP60178061 A JP 60178061A JP 17806185 A JP17806185 A JP 17806185A JP S6237746 A JPS6237746 A JP S6237746A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- data
- main system
- auxiliary
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明はブス設備などの制御、監視、あるいは計測を行
なうＣＰＵ内蔵の制御システムに関するものである。
なうＣＰＵ内蔵の制御システムに関するものである。
［従来技術］
この袖のシステムの暴走対策として、例えばウォッチド
ッグタイマがある。これは正常動作時にはプログラムに
より一定の周期で繰り返しリセットされるタイマで、異
常が発生してリセットされなくなると、ＣＰＵに強制割
り込みをかけて異常処理を行なうもの、である。しかし
この方式を用いた場合においても次のような問題があっ
た。
ッグタイマがある。これは正常動作時にはプログラムに
より一定の周期で繰り返しリセットされるタイマで、異
常が発生してリセットされなくなると、ＣＰＵに強制割
り込みをかけて異常処理を行なうもの、である。しかし
この方式を用いた場合においても次のような問題があっ
た。
すなわち従来の計測装置や制御装置は、初期設定情報（
計測開始時刻、計測間隔など）が比較的簡単であったた
めに、それらのデータをデジタルスイッチなどを用いて
８！械的に設定していたが、最近のシステムでは複雑な
操作を行なう関係上設定情報も複雑、多岐に亙り、また
電話回線を通じて初期設定を行なう必要から、設定デー
タをＲＡＭに格納する場合が多くなっている。この場合
ＣＰＵが暴走すると、ウォッチドッグタイマがリセット
をかけ再スタートしても、既にＲＡＭ上の設定データが
失われていて以後の運転が不可能になるおそれがある。
計測開始時刻、計測間隔など）が比較的簡単であったた
めに、それらのデータをデジタルスイッチなどを用いて
８！械的に設定していたが、最近のシステムでは複雑な
操作を行なう関係上設定情報も複雑、多岐に亙り、また
電話回線を通じて初期設定を行なう必要から、設定デー
タをＲＡＭに格納する場合が多くなっている。この場合
ＣＰＵが暴走すると、ウォッチドッグタイマがリセット
をかけ再スタートしても、既にＲＡＭ上の設定データが
失われていて以後の運転が不可能になるおそれがある。
［発明により解決しようとする問題点］本発明は初期設
定情報を電話回線などによって更新できるようにＲＡＭ
上に格納し、しかもＣＰＵ暴走時にも設定データが破壊
されるおそれのない制御システムを提供するにある。
定情報を電話回線などによって更新できるようにＲＡＭ
上に格納し、しかもＣＰＵ暴走時にも設定データが破壊
されるおそれのない制御システムを提供するにある。
［問題点を解決するための手段１
本発明による制御システムは、バッテリバンクアップさ
れたＲＡＭに主システム用初期設定データを保持すると
共に主システムによって制御３ｈる電源スイッチを備え
た補助システムと、異常発生時に異常処理を行なうと共
に補助システムの電源を一時オンし、て上記初Ｊｏｌｔ
設定データを主システムのＲＡＭに読み込むｆ一段を備
えた主システムとより構成した点１こ特徴をイｉするも
のである３１作用１ 、Ｊ二元の構成によれば、１゛システムに異常が発生（
、て異常処理を灯なりす７時を二のみ補助シヌ、テ１．
０）電源がオン１１、常時（士補助システムに電源が供
給されないので、補助、スデムのＲＡＭに格納おれてい
る初期設定データがＣＰＵの暴走によ７．ス破壊される
お（れがない。
れたＲＡＭに主システム用初期設定データを保持すると
共に主システムによって制御３ｈる電源スイッチを備え
た補助システムと、異常発生時に異常処理を行なうと共
に補助システムの電源を一時オンし、て上記初Ｊｏｌｔ
設定データを主システムのＲＡＭに読み込むｆ一段を備
えた主システムとより構成した点１こ特徴をイｉするも
のである３１作用１ 、Ｊ二元の構成によれば、１゛システムに異常が発生（
、て異常処理を灯なりす７時を二のみ補助シヌ、テ１．
０）電源がオン１１、常時（士補助システムに電源が供
給されないので、補助、スデムのＲＡＭに格納おれてい
る初期設定データがＣＰＵの暴走によ７．ス破壊される
お（れがない。
１実施例１
第１図は本発明システムの一実施例を示したものｃ７＞
る。同図１．二おいて、主−λテム１は・′！１℃ｊ２
を内蔵し７、例えば計測器３で収集したデータを処理し
て、ホストコンピュータの要求があれば電話回線（ＮＣ
Ｕ）４を介してデータを送り出すものであり、プログラ
ム格納用ＲＯＭ５、データ格納用ＲＡＭ６などを備えた
ものである。補助システム７は同じ＜ｃｐｕｓを内蔵し
、プログラム格納用ＲＯＭ９と、主システム１の初期設
定データ格納用のＲＡＭｌ０とを備え、ＲＡＭｌ０はバ
ッテリ１１によってバックアップされている。また補助
システム７の電源回路１２は主システム１によりＩ１０
インタ７エイス１３及び限時オフタイマ１４を介して制
御される電源スイッチ１１）を通じて商用電源１６から
電源供給を受けており、常時は電源オフの状態にある。
る。同図１．二おいて、主−λテム１は・′！１℃ｊ２
を内蔵し７、例えば計測器３で収集したデータを処理し
て、ホストコンピュータの要求があれば電話回線（ＮＣ
Ｕ）４を介してデータを送り出すものであり、プログラ
ム格納用ＲＯＭ５、データ格納用ＲＡＭ６などを備えた
ものである。補助システム７は同じ＜ｃｐｕｓを内蔵し
、プログラム格納用ＲＯＭ９と、主システム１の初期設
定データ格納用のＲＡＭｌ０とを備え、ＲＡＭｌ０はバ
ッテリ１１によってバックアップされている。また補助
システム７の電源回路１２は主システム１によりＩ１０
インタ７エイス１３及び限時オフタイマ１４を介して制
御される電源スイッチ１１）を通じて商用電源１６から
電源供給を受けており、常時は電源オフの状態にある。
第２図は電入スイッチ１５を制御する回路の具体例を示
したちので゛、Ｐはフォトカブラ、Ｑはドライバトラン
ノスタ、Ｔはタイマリレー、ＸＩはパワーリレーである
。
したちので゛、Ｐはフォトカブラ、Ｑはドライバトラン
ノスタ、Ｔはタイマリレー、ＸＩはパワーリレーである
。
第３図は第１図の回路動作を７０−チャートで示したも
のである。まず主システム１が暴走すると、ウド・チド
・ｌグタイマに、！って強制割り込みがかかり主システ
ム１はリセットされると共に再スタートし、ｔＩｔＪ２
図のデノタル出力により限時オフタイマＴを介して補助
システム７の電源を一定時開オンする。補助システム７
が立ち上がると、まず主システム１に対してデータが必
要か否かを問い合わせ、主システム１がらデータ必要と
の返事を受けてＲＡＭｌ０に保持していた主システム１
の初期設定データを送出する。主システム１は初期設定
データを受は取ったのち、通常動作を開始する。
のである。まず主システム１が暴走すると、ウド・チド
・ｌグタイマに、！って強制割り込みがかかり主システ
ム１はリセットされると共に再スタートし、ｔＩｔＪ２
図のデノタル出力により限時オフタイマＴを介して補助
システム７の電源を一定時開オンする。補助システム７
が立ち上がると、まず主システム１に対してデータが必
要か否かを問い合わせ、主システム１がらデータ必要と
の返事を受けてＲＡＭｌ０に保持していた主システム１
の初期設定データを送出する。主システム１は初期設定
データを受は取ったのち、通常動作を開始する。
第４図は他の実施例を示したもので、ｆＩＳｉ図におけ
る補助システム７にホストコンピュータ１７の端末とし
ての機能を持たせたものである。電源スイッチ１５には
ホストフンピユータ１７によって制御されるパワーリレ
ーの接点×２が、主システム１によって制御される接、
−裏Ｘ 、と並列に設けられており、例えばＮＣＵｉ８
の被呼信号オンで導通し端末器レディ信号オフで遮断す
るようにしておく。ホストコンピュータ１７がら制御信
号を受けると、まず電源スイ・；・チ】５がオンして補
助システム７に？［源が供給され、次いで補助システム
７はホストフンピユータ１７からの制御情報を主システ
ムに伝えると共に、主システム１からの応答（計測デー
タなど）をホストコンビエータ１７に伝える。通信が終
了すると、補助システム７が通信ファイルをクローズす
ることにより、ＮＣＵ１８の端末器レディ信号がオフし
、補助システム７への電源は遮断される。
る補助システム７にホストコンピュータ１７の端末とし
ての機能を持たせたものである。電源スイッチ１５には
ホストフンピユータ１７によって制御されるパワーリレ
ーの接点×２が、主システム１によって制御される接、
−裏Ｘ 、と並列に設けられており、例えばＮＣＵｉ８
の被呼信号オンで導通し端末器レディ信号オフで遮断す
るようにしておく。ホストコンピュータ１７がら制御信
号を受けると、まず電源スイ・；・チ】５がオンして補
助システム７に？［源が供給され、次いで補助システム
７はホストフンピユータ１７からの制御情報を主システ
ムに伝えると共に、主システム１からの応答（計測デー
タなど）をホストコンビエータ１７に伝える。通信が終
了すると、補助システム７が通信ファイルをクローズす
ることにより、ＮＣＵ１８の端末器レディ信号がオフし
、補助システム７への電源は遮断される。
この場合ホストコンビエータ１７からの制御情報が主シ
ステム１の初期設定データに相当し、補助システム７は
ホストコンピュータ１７からの制御情報を主システム１
に送ると同時にそのデータをＲＡＭｌ０に格納するもの
であり、主システム１が暴走した場合は、再スタートす
るプログラムの冒頭で電源スイッチ１５をオンし、補助
ンステム７のＲＡＭ１０から制御情報を読み込んだ後、
再び電源スイッチ１５をオフして通常処理を開始するの
である、 ［効果］ 上述し′）ように本発明（、、ｌよれ１ｔ、パンテリ・
ぐノクアップされたＲＡＭに主システムの初期設定デー
タを保持した補助システムを設け、主システムには、異
常発生時に補助システムの電源を一時オンして初期設定
データを主システムのＲＡ Ｍ ｌ：読み込む手段を備
えたものであり、常時は補助システムに電源が供給され
ていないので、補助システムのＲＡＭに格納されている
初期設定データがＣＰＵの暴走によって破壊されるおそ
れがなく、簡単な構成によってシステムの信頼性を向上
し得るという利点を有するものである。
ステム１の初期設定データに相当し、補助システム７は
ホストコンピュータ１７からの制御情報を主システム１
に送ると同時にそのデータをＲＡＭｌ０に格納するもの
であり、主システム１が暴走した場合は、再スタートす
るプログラムの冒頭で電源スイッチ１５をオンし、補助
ンステム７のＲＡＭ１０から制御情報を読み込んだ後、
再び電源スイッチ１５をオフして通常処理を開始するの
である、 ［効果］ 上述し′）ように本発明（、、ｌよれ１ｔ、パンテリ・
ぐノクアップされたＲＡＭに主システムの初期設定デー
タを保持した補助システムを設け、主システムには、異
常発生時に補助システムの電源を一時オンして初期設定
データを主システムのＲＡ Ｍ ｌ：読み込む手段を備
えたものであり、常時は補助システムに電源が供給され
ていないので、補助システムのＲＡＭに格納されている
初期設定データがＣＰＵの暴走によって破壊されるおそ
れがなく、簡単な構成によってシステムの信頼性を向上
し得るという利点を有するものである。
第１図は本発明制御システムの一実施例を示すブロック
図、第２図は同上の要部具体回路図、第３図は同上の動
作を示すフローチャート、第４図は他の実施例を示すブ
ロック図である。 １は主システム、６は主システムのＲＡＭ、７は補助シ
ステム、１０は補助システムのＲＡＭ、１１はバックア
ップ用バッテリ、１５は電源スイッチ。
図、第２図は同上の要部具体回路図、第３図は同上の動
作を示すフローチャート、第４図は他の実施例を示すブ
ロック図である。 １は主システム、６は主システムのＲＡＭ、７は補助シ
ステム、１０は補助システムのＲＡＭ、１１はバックア
ップ用バッテリ、１５は電源スイッチ。
Claims (1)
- （１）バッテリバックアップされたＲＡＭに主システム
用初期設定データを保持すると共に主システムによって
制御される電源スイッチを備えた補助システムと、異常
発生時に異常処理を行なうと共に補助システムの電源を
一時オンして上記初期設定データを主システムのＲＡＭ
に読み込む手段を備えた主システムとより成る制御シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178061A JPS6237746A (ja) | 1985-08-13 | 1985-08-13 | 制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178061A JPS6237746A (ja) | 1985-08-13 | 1985-08-13 | 制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6237746A true JPS6237746A (ja) | 1987-02-18 |
Family
ID=16041922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60178061A Pending JPS6237746A (ja) | 1985-08-13 | 1985-08-13 | 制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6237746A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5987559A (ja) * | 1982-11-10 | 1984-05-21 | Toshiba Corp | 多重系計算機システム |
-
1985
- 1985-08-13 JP JP60178061A patent/JPS6237746A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5987559A (ja) * | 1982-11-10 | 1984-05-21 | Toshiba Corp | 多重系計算機システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6237746A (ja) | 制御システム | |
| JP3231561B2 (ja) | バックアップメモリ制御方式 | |
| JPH04268643A (ja) | 情報処理システム | |
| JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
| JPH0319978B2 (ja) | ||
| JPS625759A (ja) | 呼情報救済方式 | |
| JPS5941027A (ja) | 計算機システム | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JPS6229822B2 (ja) | ||
| JPH0454507Y2 (ja) | ||
| JPS6398009A (ja) | 停電時の処理制御方式 | |
| JPS63163601A (ja) | プロセス制御装置 | |
| JPS5999515A (ja) | 自動電源制御方式 | |
| JPH0454508Y2 (ja) | ||
| JPH0272436A (ja) | マイクロコンピュータの冗長システム | |
| JPS61226820A (ja) | 復電によるデ−タ処理再開方式 | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH0387911A (ja) | 電源制御装置 | |
| JPS59227094A (ja) | 電子計算機 | |
| JPS60134941A (ja) | 外部記憶装置を有するシステムの復帰方式 | |
| JPH03196349A (ja) | 端末バックアップ方式 | |
| JPS6318229B2 (ja) | ||
| JPS63156214A (ja) | 半導体デイスク装置の電源制御方式 | |
| JPH1039957A (ja) | リセット制御回路 |