JPS631621B2 - - Google Patents
Info
- Publication number
- JPS631621B2 JPS631621B2 JP57182840A JP18284082A JPS631621B2 JP S631621 B2 JPS631621 B2 JP S631621B2 JP 57182840 A JP57182840 A JP 57182840A JP 18284082 A JP18284082 A JP 18284082A JP S631621 B2 JPS631621 B2 JP S631621B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- storage device
- programs
- modification information
- loaded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004048 modification Effects 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 7
- 238000012986 modification Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電子計算機システムにおけるオブジ
エクトプログラムの修正方式に関する。
エクトプログラムの修正方式に関する。
近年、データ処理を行うプログラムはますます
複雑化、大型化している。このためプログラムに
不良が存在する確率が増し、プログラム修正の機
会も多くなつている。このようなプログラムの修
正を行う方法は、ソースプログラムに対して行う
方法とオブジエクトプログラムに対して行う方法
とに大別できる。前者のソースプログラムに対し
て修正を行う方法は、修正後のソースプログラム
を改めてコンパイルする必要があるため、短い時
間で修正する必要がある場合は、後者のオブジエ
クトプログラムに対して修正する方法が便利であ
る。
複雑化、大型化している。このためプログラムに
不良が存在する確率が増し、プログラム修正の機
会も多くなつている。このようなプログラムの修
正を行う方法は、ソースプログラムに対して行う
方法とオブジエクトプログラムに対して行う方法
とに大別できる。前者のソースプログラムに対し
て修正を行う方法は、修正後のソースプログラム
を改めてコンパイルする必要があるため、短い時
間で修正する必要がある場合は、後者のオブジエ
クトプログラムに対して修正する方法が便利であ
る。
しかし従来は、オブジエクトプログラムに対す
る修正を、そのオブジエクトプログラムが格納さ
れている磁気デイスク装置上で行う方式を採用し
ていたため、修正そのものに誤りがあつた場合、
磁気デイスク装置上のオブジエクトプログラムを
修正前の状況に戻す操作が必要になるという不便
があつた。また制御プログラム自身に不良があ
り、その起動すらできない場合は、正しく動作す
る別の制御プログラムのもとでプログラム修正を
行う必要があつた。
る修正を、そのオブジエクトプログラムが格納さ
れている磁気デイスク装置上で行う方式を採用し
ていたため、修正そのものに誤りがあつた場合、
磁気デイスク装置上のオブジエクトプログラムを
修正前の状況に戻す操作が必要になるという不便
があつた。また制御プログラム自身に不良があ
り、その起動すらできない場合は、正しく動作す
る別の制御プログラムのもとでプログラム修正を
行う必要があつた。
本発明の目的は、前記の如き問題点を解決でき
るオブジエクトプログラム修正方式を提供するに
ある。
るオブジエクトプログラム修正方式を提供するに
ある。
本発明にあつては、オブジエクトプログラムの
修正を行うか否かの選択を行い、修正する場合
に、修正対象のオブジエクトプログラムのローデ
イングに先立つて、プログラム修正情報を入力装
置より主記憶装置に予め読み込む。その後、オブ
ジエクトプログラムを主記憶装置にローデイング
する際に、そのオブジエクトプログラムを前記プ
ログラム修正情報にしたがつて主記憶装置上で修
正する。
修正を行うか否かの選択を行い、修正する場合
に、修正対象のオブジエクトプログラムのローデ
イングに先立つて、プログラム修正情報を入力装
置より主記憶装置に予め読み込む。その後、オブ
ジエクトプログラムを主記憶装置にローデイング
する際に、そのオブジエクトプログラムを前記プ
ログラム修正情報にしたがつて主記憶装置上で修
正する。
図面を参照しながら、本発明の一実施例につい
て説明する。
て説明する。
第１図は本発明を実施する電子計算機システム
の概略構成図である。同図において、１は中央処
理装置CPUであり、２は主記憶装置MMUであ
る。３は外部記憶装置としての磁気デイスク装置
DISKであり、ここに修正対象のオブジエクトプ
ログラム（制御プログラムとする）と後述のIPL
レコード等が格納されている。
の概略構成図である。同図において、１は中央処
理装置CPUであり、２は主記憶装置MMUであ
る。３は外部記憶装置としての磁気デイスク装置
DISKであり、ここに修正対象のオブジエクトプ
ログラム（制御プログラムとする）と後述のIPL
レコード等が格納されている。
３は入力装置としてのカード読取機CRであり、
後述のプログラム修正情報はここにより入力され
る。５はオペレータがシステムに対し問い合わ
せ、応答を行うためのコンソール装置CRT、６
は処理結果を出力するラインプリンタLPである。
後述のプログラム修正情報はここにより入力され
る。５はオペレータがシステムに対し問い合わ
せ、応答を行うためのコンソール装置CRT、６
は処理結果を出力するラインプリンタLPである。
第２図は制御プログラムの修正動作の説明図、
第３図はその処理流れ図である。
第３図はその処理流れ図である。
各図を参照して動作を説明すれば、システムの
起動はCPU１のIPL（イニシヤルプログラムロー
ド）ボタン（図示せず）を押下することにより行
われる。これによりCPU１は、磁気デイスク３
に格納されているIPLレコードを主記憶装置２上
の領域７にロードする（この操作は第３図には示
してない）。IPLレコードのローデイングを終了
すると、IPLレコードに制御が渡り、これ以降、
IPLレコードはCPU１に以下の動作を行わせる。
起動はCPU１のIPL（イニシヤルプログラムロー
ド）ボタン（図示せず）を押下することにより行
われる。これによりCPU１は、磁気デイスク３
に格納されているIPLレコードを主記憶装置２上
の領域７にロードする（この操作は第３図には示
してない）。IPLレコードのローデイングを終了
すると、IPLレコードに制御が渡り、これ以降、
IPLレコードはCPU１に以下の動作を行わせる。
まず、IPLレコードは、制御を受けてから１秒
間、コンソール装置５からのPF１キー割り込み
を待ち（ステツプイ）、この割り込みが発生すれ
ば主記憶装置２上でプログラムの修正を行う必要
があると認識してステツプニ以降へ進み、この
RF１キー割り込みが発生しなければステツプハ
へ進む（ステツプロ）。前記PF１キー割込みはコ
ンソール装置５上のPF１キー（図示せず）を押
下することで発生するので、プログラム修正を行
いたい場合、オペレータはIPLボタンの押下後１
秒以内にPF１キーを押下する。
間、コンソール装置５からのPF１キー割り込み
を待ち（ステツプイ）、この割り込みが発生すれ
ば主記憶装置２上でプログラムの修正を行う必要
があると認識してステツプニ以降へ進み、この
RF１キー割り込みが発生しなければステツプハ
へ進む（ステツプロ）。前記PF１キー割込みはコ
ンソール装置５上のPF１キー（図示せず）を押
下することで発生するので、プログラム修正を行
いたい場合、オペレータはIPLボタンの押下後１
秒以内にPF１キーを押下する。
PF１キー割込みが発生した場合、IPLレコー
ドは、制御プログラムのローデイングを行う前
に、コンソール装置３にメツセージを出力し、プ
ログラム修正情報を入力するためのカード読取機
４と修正結果等を出力するためのラインプリンタ
６のアドレスを問い合せ、それに対する応答を待
つ（ステツプニ）。コンソール装置５から前記の
アドレスを得ると（ステツプホ）、IPLレコード
はそのアドレスで指定されたカード読取機４より
プログラム修正情報を読み込み（ステツプヘ）、
主記憶装置２上の領域８にプログラム修正情報テ
ーブルを作成する（ステツプト）。このプログラ
ム修正情報は、修正が必要なプログラム・セクシ
ヨン名、修正箇所のセクシヨン内相対位置、およ
び実際の修正内容より成る。
ドは、制御プログラムのローデイングを行う前
に、コンソール装置３にメツセージを出力し、プ
ログラム修正情報を入力するためのカード読取機
４と修正結果等を出力するためのラインプリンタ
６のアドレスを問い合せ、それに対する応答を待
つ（ステツプニ）。コンソール装置５から前記の
アドレスを得ると（ステツプホ）、IPLレコード
はそのアドレスで指定されたカード読取機４より
プログラム修正情報を読み込み（ステツプヘ）、
主記憶装置２上の領域８にプログラム修正情報テ
ーブルを作成する（ステツプト）。このプログラ
ム修正情報は、修正が必要なプログラム・セクシ
ヨン名、修正箇所のセクシヨン内相対位置、およ
び実際の修正内容より成る。
プログラム修正情報テーブルの作成を終了する
と、IPLレコードは磁気デイスク装置３に格納さ
れている制御プログラムを主記憶装置２上の領域
９にロードするが、その際、プログラム修正情報
テーブルを参照して、ロードしようとしているセ
クシヨンが修正を要するか否か調べる（ステツプ
チ）。そして、修正する必要が無いセクシヨンは
そのままロードし（ステツプヌ）、修正する必要
があるセクシヨンについては、プログラム修正情
報テーブル内に該当する情報にしたがつて修正し
ながら主記憶装置２へロードする（ステツプリ）。
と、IPLレコードは磁気デイスク装置３に格納さ
れている制御プログラムを主記憶装置２上の領域
９にロードするが、その際、プログラム修正情報
テーブルを参照して、ロードしようとしているセ
クシヨンが修正を要するか否か調べる（ステツプ
チ）。そして、修正する必要が無いセクシヨンは
そのままロードし（ステツプヌ）、修正する必要
があるセクシヨンについては、プログラム修正情
報テーブル内に該当する情報にしたがつて修正し
ながら主記憶装置２へロードする（ステツプリ）。
前記ステツプイでPF１キー割込みが発生しな
かつた場合はステツプハへ進み、通常のIPLが実
行される。
かつた場合はステツプハへ進み、通常のIPLが実
行される。
なお、制御プログラムのIPL後に、別の制御プ
ログラムまたは処理プログラムを修正する場合
は、IPL済み制御プログラムによつて同様のプロ
グラム修正情報の読込みと、修正対象のプログラ
ムのロードおよび修正を行うようにすればよい。
ログラムまたは処理プログラムを修正する場合
は、IPL済み制御プログラムによつて同様のプロ
グラム修正情報の読込みと、修正対象のプログラ
ムのロードおよび修正を行うようにすればよい。
本発明は以上に詳述した如くであるから、プロ
グラム修正に必要な時間が極めて短くて済むほ
か、たとえプログラム修正情報に誤りがあつてプ
ログラムを誤修正した場合でも、外部記憶装置上
にそのプログラムが修正前の状態のまま残つてい
るので、プログラムの回復作業は不要である。ま
た、制御プログラム自身に不良がある場合でも、
システム起動時にそれを修正しながらIPLするこ
とにより起動が可能となるため、プログラム修正
のために別の制御プログラムを起動するというよ
うな手間が省ける。修正するか否かの選択をオブ
ジエクトプログラムのローデイング以前に行うの
で、修正の必要のないプログラムのロード処理が
迅速となる。またオブジエクトプログムのローデ
イング前に入力装置から修正情報を取り込んでお
くので、外部のメモリに修正情報があつて、これ
にアクセスして修正を行うより迅速に修正処理が
できる。更に、オブジエクトプログラムのローデ
イング時に、既にプログラム修正情報が主記憶装
置に存在するため、オブジエクトプログラムをロ
ーデイングしながら修正できるので、修正処理が
迅速に行える。
グラム修正に必要な時間が極めて短くて済むほ
か、たとえプログラム修正情報に誤りがあつてプ
ログラムを誤修正した場合でも、外部記憶装置上
にそのプログラムが修正前の状態のまま残つてい
るので、プログラムの回復作業は不要である。ま
た、制御プログラム自身に不良がある場合でも、
システム起動時にそれを修正しながらIPLするこ
とにより起動が可能となるため、プログラム修正
のために別の制御プログラムを起動するというよ
うな手間が省ける。修正するか否かの選択をオブ
ジエクトプログラムのローデイング以前に行うの
で、修正の必要のないプログラムのロード処理が
迅速となる。またオブジエクトプログムのローデ
イング前に入力装置から修正情報を取り込んでお
くので、外部のメモリに修正情報があつて、これ
にアクセスして修正を行うより迅速に修正処理が
できる。更に、オブジエクトプログラムのローデ
イング時に、既にプログラム修正情報が主記憶装
置に存在するため、オブジエクトプログラムをロ
ーデイングしながら修正できるので、修正処理が
迅速に行える。
このように本発明によれば、オブジエクトプログ
ラムに対し修正を行う従来方式の欠点を解消で
き、その効果は顕著である。
ラムに対し修正を行う従来方式の欠点を解消で
き、その効果は顕著である。
第１図ないし第３図は本発明の一実施例を説明
するための図であり、第１図は電子計算機システ
ムの概略構成図、第２図は制御プログラム修正時
の情報の移動等を示す図、第３図はプログラム修
正動作を示す概略流れ図である。 １……中央処理装置、２……主記憶装置、３…
…磁気デイスク装置（外部記憶装置）、４……カ
ード読取機（入力装置）。
するための図であり、第１図は電子計算機システ
ムの概略構成図、第２図は制御プログラム修正時
の情報の移動等を示す図、第３図はプログラム修
正動作を示す概略流れ図である。 １……中央処理装置、２……主記憶装置、３…
…磁気デイスク装置（外部記憶装置）、４……カ
ード読取機（入力装置）。
Claims (1)
- 【特許請求の範囲】 １ オブジエクトプログラム、その他のプログラ
ムを格納する外部記憶装置と、前記外部記憶装置
からオブジエクトプログラム等のロード処理、お
よびプログラムの実行処理を行う処理装置と、前
記外部記憶装置内のプログラムをロードして蓄え
る主記憶装置と、ロード処理の指示を入力し、オ
ブジエクトプログラムの修正を行うプログラム修
正情報を入力する入力装置とを有する電子計算機
システムにおいて、 ロードされるオブジエクトプログラムを修正す
るか否かの選択をロード処理前に前記入力装置よ
り行い、 修正を行う場合は、前記プログラム修正情報を
予め前記入力装置より前記主記憶装置に読み込ん
でおき、 前記外部記憶装置よりオブジエクトプログラム
を前記主記憶装置にローデイングしながら、ロー
デイングされるオブジエクトプログラムを、前記
主記憶装置内にすでに読み込んでいる前記プログ
ラム修正情報の参照により修正を行い、前記主記
憶装置にロードすることを特徴とするオブジエク
トプログラム修正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18284082A JPS5972542A (ja) | 1982-10-20 | 1982-10-20 | オブジエクトプログラム修正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18284082A JPS5972542A (ja) | 1982-10-20 | 1982-10-20 | オブジエクトプログラム修正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5972542A JPS5972542A (ja) | 1984-04-24 |
| JPS631621B2 true JPS631621B2 (ja) | 1988-01-13 |
Family
ID=16125372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18284082A Granted JPS5972542A (ja) | 1982-10-20 | 1982-10-20 | オブジエクトプログラム修正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972542A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111681B2 (ja) * | 1987-03-17 | 1995-11-29 | 日本電気株式会社 | プログラム修正方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130209A (en) * | 1976-04-24 | 1977-11-01 | Fujitsu Ltd | Data alteration system |
| JPS5478038A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Memory unit |
| JPS55162130A (en) * | 1979-06-05 | 1980-12-17 | Nec Corp | Program control system of terminal equipment |
-
1982
- 1982-10-20 JP JP18284082A patent/JPS5972542A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130209A (en) * | 1976-04-24 | 1977-11-01 | Fujitsu Ltd | Data alteration system |
| JPS5478038A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Memory unit |
| JPS55162130A (en) * | 1979-06-05 | 1980-12-17 | Nec Corp | Program control system of terminal equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5972542A (ja) | 1984-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| JPS631621B2 (ja) | ||
| JP3130798B2 (ja) | バス転送装置 | |
| CN112597717B (zh) | Ip核验证方法、装置及电子设备 | |
| JP3110391B2 (ja) | プログラム再実行方法 | |
| JP2533532B2 (ja) | オンラインテスト方式 | |
| JP2788353B2 (ja) | タスクトレース方法 | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| JP3263987B2 (ja) | 自動ｉｐｌの初期設定処理方法 | |
| JPH06131212A (ja) | 他のプログラムによるターゲットプログラムの呼び出しに関してターゲットプログラムの実行を追跡するコンピュータ制御方法 | |
| JP2767817B2 (ja) | シーケンサの接点の模擬動作方法 | |
| JPH04225442A (ja) | コンピュータファイルシステムの整合性検査方式 | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JPS6146531A (ja) | マイクロプロセツサ | |
| JPS60142434A (ja) | 制御処理装置 | |
| JPH03147130A (ja) | オペレーティングシステム修正方式 | |
| JP2000353359A (ja) | 記憶装置の初期化方法 | |
| JPH0468446A (ja) | デバッグ支援装置 | |
| JPS6329825A (ja) | 対話処理方式 | |
| JPH05250208A (ja) | プログラム再実行処理方式 | |
| JPS6180443A (ja) | チエツクデ−タ作成格納方法 | |
| JPH0522258B2 (ja) | ||
| JPS62189544A (ja) | 情報処理装置 | |
| JPH01320547A (ja) | プログラム実行情報の収集方式 | |
| KR890016477A (ko) | 전자식 교환기의 운용 프로그램 및 데이타 로딩방법 |