JPS60142434A - 制御処理装置 - Google Patents
制御処理装置Info
- Publication number
- JPS60142434A JPS60142434A JP58250173A JP25017383A JPS60142434A JP S60142434 A JPS60142434 A JP S60142434A JP 58250173 A JP58250173 A JP 58250173A JP 25017383 A JP25017383 A JP 25017383A JP S60142434 A JPS60142434 A JP S60142434A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- stop
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、メモリに蓄積したプログラムを解読するこ
とによって、前もって決められた手順に従い、各種の機
械を作動させる制御処理装置に関するものである。
とによって、前もって決められた手順に従い、各種の機
械を作動させる制御処理装置に関するものである。
近年、工作機械をはじめとして各種機械は自動化が図ら
れ、とくにプログラム蓄積型電子計算機を利用して自動
制御を行うことが一般的となっている。また、このよう
な電子計算機も、アーキテクチャの確立とともに製造技
術の発展によって、各種制御処理装置として操作性の良
好なシステム化し易いものとなって多数使用されるよう
になってきた。
れ、とくにプログラム蓄積型電子計算機を利用して自動
制御を行うことが一般的となっている。また、このよう
な電子計算機も、アーキテクチャの確立とともに製造技
術の発展によって、各種制御処理装置として操作性の良
好なシステム化し易いものとなって多数使用されるよう
になってきた。
制御処理装置は、一般に、機械の処理対象が前もって決
められた手順に従って処理されるように各種機械を作動
させなければならず、したがって処理の各工程を検討し
て綿密に作られたプログラムをメモリに蓄積し、このプ
ログラムステップに従って機械の制御に必要な信号を順
次演算して送出し、また機械の各部から処理工程に従っ
て発生される信号をフィードバックして演算することに
よシ、円滑な制御を行っている。
められた手順に従って処理されるように各種機械を作動
させなければならず、したがって処理の各工程を検討し
て綿密に作られたプログラムをメモリに蓄積し、このプ
ログラムステップに従って機械の制御に必要な信号を順
次演算して送出し、また機械の各部から処理工程に従っ
て発生される信号をフィードバックして演算することに
よシ、円滑な制御を行っている。
プログラムは綿密に作られていくものでｓｂ、機械をど
のように制御していくか処理内容を検討してプログラミ
ングされるが、実際に機械を動作させるといろいろな問
題が発生する。
のように制御していくか処理内容を検討してプログラミ
ングされるが、実際に機械を動作させるといろいろな問
題が発生する。
プログラムの開発過程において行われるデバッグでは１
機械が正常に動作するように、逐次制御処理装置の動作
を停止し、実行過程を検討してプログラムの修正を行り
【いる。また、機械を実際に作動し、各種の作業を行っ
ている過程において、一時的にその作業を停止して機械
の状態を確認し、あるいは各種の作業が終了して機械を
整備し、同時に制御処理装置の保守・点検を行うことが
必要となる。それには、この制御装置の動作をある時点
で停止させ、内部の状態を調べ、さらに動作を再開して
次の時点で停止させるという手順により行われる。
機械が正常に動作するように、逐次制御処理装置の動作
を停止し、実行過程を検討してプログラムの修正を行り
【いる。また、機械を実際に作動し、各種の作業を行っ
ている過程において、一時的にその作業を停止して機械
の状態を確認し、あるいは各種の作業が終了して機械を
整備し、同時に制御処理装置の保守・点検を行うことが
必要となる。それには、この制御装置の動作をある時点
で停止させ、内部の状態を調べ、さらに動作を再開して
次の時点で停止させるという手順により行われる。
しかしながら、このような手順はアドレスカラ。
ンタの表示を見ながらステップスイッチを操作してマニ
ュアルによシ行われることが多く、繁雑でおるなどの欠
点がおった。
ュアルによシ行われることが多く、繁雑でおるなどの欠
点がおった。
〔発明の概要〕
この発明は、制御処理装置のメモリに停止・開始を希望
するアドレスなどのデータをあらかじめ蓄積しておき、
外部から与えられる停止・開始入力をもってこの情報を
利用するようにしたものでおる。
するアドレスなどのデータをあらかじめ蓄積しておき、
外部から与えられる停止・開始入力をもってこの情報を
利用するようにしたものでおる。
この発明の実施例につき、図面を参照して説明する。な
お、各図面に共通な要素は同一の符号を付す。
お、各図面に共通な要素は同一の符号を付す。
第１図はこの発明の一実施例であ）、（イ）はその構成
を示すブロック図、（ロ）はその動作を示すフローチャ
ートである。１は実行すべき命令アドレスを指定する命
令アドレス制御回路、２はこの制御回路１によシ実行す
べき命令がセットされる命令アドレスレジスタ、３は実
行すべき命令が蓄積されている命令メモリ、４はこの命
令メモリ３から読み出された命令を解読するレジスタデ
コーダ。
を示すブロック図、（ロ）はその動作を示すフローチャ
ートである。１は実行すべき命令アドレスを指定する命
令アドレス制御回路、２はこの制御回路１によシ実行す
べき命令がセットされる命令アドレスレジスタ、３は実
行すべき命令が蓄積されている命令メモリ、４はこの命
令メモリ３から読み出された命令を解読するレジスタデ
コーダ。
５はレジスタ４によシ停止・開始データを蓄積するデー
タメモリ、６は転送制御回路、Ｉは制御回路１に開始ア
ドレスの情報を送出する開始アドレスレジスタ、８はプ
ログラムの進行を停止する停止アドレスの情報がセント
される停止アドレスレジスタ、９はレジスタ２の内容と
レジスタ８の内容を比較して一致したときに一致出力を
送出する比較器、１０はこの一致出力をリセット入力と
して命令の読出動作を停止させ、セント出力によシ命令
の読出動作を開始させるフリップフロップである。なお
、１１．１２はそれぞれ停止入力端子・開始入力端子で
ある。
タメモリ、６は転送制御回路、Ｉは制御回路１に開始ア
ドレスの情報を送出する開始アドレスレジスタ、８はプ
ログラムの進行を停止する停止アドレスの情報がセント
される停止アドレスレジスタ、９はレジスタ２の内容と
レジスタ８の内容を比較して一致したときに一致出力を
送出する比較器、１０はこの一致出力をリセット入力と
して命令の読出動作を停止させ、セント出力によシ命令
の読出動作を開始させるフリップフロップである。なお
、１１．１２はそれぞれ停止入力端子・開始入力端子で
ある。
さて、このように構成された一実施例の動作について説
明する。
明する。
通常は、フリップフロップ１０をセット状態にし、端子
１１の停止入力はオフにしておく（ステップ１０１）。
１１の停止入力はオフにしておく（ステップ１０１）。
この状態では、制御回路１によシ実行すべき命令のアド
レスをレジスタ２にセットしくステップ１０２）、命令
メモリ３より命令を読み出す（ステップ１０３）。命令
メモリ３に杜、装置を停止・開始させるデータをデータ
メモリ５に書き込む命令が含まれておシ、これによシデ
ータが蓄積される（ステップ１０４）。転送制御回路６
は、フリップフロップ１０のセット状態時にデータメモ
リ５より１ブロックのデータを読み出し、開始アドレス
レジスタ７、停止アドレスレジスタ８にアドレスを書き
込む（ステップ１０５）。そして命令は逐次読み出され
て実行されていく（ステップ１０６．１０７）。レジス
タ２の内容とレジスタ８の内容は比較器９によって比較
されている。端子１１の停止入力がオンしくステップ１
０Ｂ）、さらにレジスタ２のアドレスとレジスタ８のア
ドレスが一致すると（ステップ１０９）フリップフロッ
プ１０のリセット入力がオンしてリセットさる、命令の
読出は停止しくステップ１１０）、制御処理装置はその
動作を停止する。なお、このとき、制御回路１はレジス
タ７のアドレスを読み出してレジスタ２にセットしくス
テップ１１１ 、１１２ ）、端子１２の開始入力がオ
ンするとフリップフロップ１０がセットされて命令の読
出動作が再開される（ステップ１１３）。
レスをレジスタ２にセットしくステップ１０２）、命令
メモリ３より命令を読み出す（ステップ１０３）。命令
メモリ３に杜、装置を停止・開始させるデータをデータ
メモリ５に書き込む命令が含まれておシ、これによシデ
ータが蓄積される（ステップ１０４）。転送制御回路６
は、フリップフロップ１０のセット状態時にデータメモ
リ５より１ブロックのデータを読み出し、開始アドレス
レジスタ７、停止アドレスレジスタ８にアドレスを書き
込む（ステップ１０５）。そして命令は逐次読み出され
て実行されていく（ステップ１０６．１０７）。レジス
タ２の内容とレジスタ８の内容は比較器９によって比較
されている。端子１１の停止入力がオンしくステップ１
０Ｂ）、さらにレジスタ２のアドレスとレジスタ８のア
ドレスが一致すると（ステップ１０９）フリップフロッ
プ１０のリセット入力がオンしてリセットさる、命令の
読出は停止しくステップ１１０）、制御処理装置はその
動作を停止する。なお、このとき、制御回路１はレジス
タ７のアドレスを読み出してレジスタ２にセットしくス
テップ１１１ 、１１２ ）、端子１２の開始入力がオ
ンするとフリップフロップ１０がセットされて命令の読
出動作が再開される（ステップ１１３）。
したがって、このような一実施例によると、停止・開始
はあらかじめデータメモリ処置き込むことによって行わ
れ、さらに外部から停止・開始が操作されるので、デー
タメモリの内容を書き換えることによシ、自由に適切な
時点で多数回にわたって停止・開始することが可能であ
る。
はあらかじめデータメモリ処置き込むことによって行わ
れ、さらに外部から停止・開始が操作されるので、デー
タメモリの内容を書き換えることによシ、自由に適切な
時点で多数回にわたって停止・開始することが可能であ
る。
第２図は本発明の他の実施例を示すブロック図であシ、
データメモリへ書き込むデータはバッファ１３を介して
外部の入力装置１４から供給されるものである。
データメモリへ書き込むデータはバッファ１３を介して
外部の入力装置１４から供給されるものである。
このように構成すると、さらに自由度が向上する。
第３図は本発明のさらに他の実施例を示すブロック図で
アシ、端子１６に供給されたエラー人力をエラー検出制
御回路１５にて検出し、命令アドレスレジスタ２の内容
を使って停止アドレス、開始アドレスをセットし、デー
タメモリ５に書き込むようにしたものである。
アシ、端子１６に供給されたエラー人力をエラー検出制
御回路１５にて検出し、命令アドレスレジスタ２の内容
を使って停止アドレス、開始アドレスをセットし、デー
タメモリ５に書き込むようにしたものである。
これによシ、プログラムの進行中にエラーが発生したと
きなどの高度な保守、修理も可能となる。
きなどの高度な保守、修理も可能となる。
この発明によれば、制御処理装置のメモリに停止・開始
を希望するアドレスなどのデータをあらかじめ蓄積して
おき、外部から与えた停止・開始入力をもってこの情報
を利用するよう圧したので、自由に適切な時点で多数回
にわたって停止・開始するととが可能となった。
を希望するアドレスなどのデータをあらかじめ蓄積して
おき、外部から与えた停止・開始入力をもってこの情報
を利用するよう圧したので、自由に適切な時点で多数回
にわたって停止・開始するととが可能となった。
第１図（イ）、（ロ）は本発明の一実施例を示すそれぞ
れブロック図、フローチャートであり、第２図は本発明
の他の実施例を示す図、第３図は本発明のさらに他の実
施例を示す図である。 １・・・・命令アドレス制御回路、２・・・・命令アド
レスレジスタ、３・・・・命令メモリ。 ４・・・・レジスタデコーダ、５・・・・データメモリ
、６・・・・転送制御回路、７・・・・開始アドレスレ
ジスタ、８・・・・停止アドレスレジスタ、９・・・・
比較器、１０・・・・フリツプフロツプ、１１，１２．
１６・・・・端子。 １３・・・・バッファ、１４・・・・入力装置、１５・
・・・エラー検出制御回路。 代理人 大岩増雄 ハ１図 婿２図 嫡３図 手続補正書（自発） １．事件の表示 特願昭５８−２５０１７３号２、発明
の名称 制御処理装置 ３、補正をする者 事件との関係 特許出願人 住 所゛ 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の内二丁ロ２番３号（１）明
細書の発明の詳細な説明の欄 （１）明細書第４頁第１５行の「レジスタデコーダ」を
１命令デコーダ」と補正する。 （２）同書同頁第１６行の「レジスタＪを「デコーダ」
と補正する。 （３）同書第８頁第１１行の「レジスタデコーダ」を「
命令デコーダ」と補正する。 以上
れブロック図、フローチャートであり、第２図は本発明
の他の実施例を示す図、第３図は本発明のさらに他の実
施例を示す図である。 １・・・・命令アドレス制御回路、２・・・・命令アド
レスレジスタ、３・・・・命令メモリ。 ４・・・・レジスタデコーダ、５・・・・データメモリ
、６・・・・転送制御回路、７・・・・開始アドレスレ
ジスタ、８・・・・停止アドレスレジスタ、９・・・・
比較器、１０・・・・フリツプフロツプ、１１，１２．
１６・・・・端子。 １３・・・・バッファ、１４・・・・入力装置、１５・
・・・エラー検出制御回路。 代理人 大岩増雄 ハ１図 婿２図 嫡３図 手続補正書（自発） １．事件の表示 特願昭５８−２５０１７３号２、発明
の名称 制御処理装置 ３、補正をする者 事件との関係 特許出願人 住 所゛ 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の内二丁ロ２番３号（１）明
細書の発明の詳細な説明の欄 （１）明細書第４頁第１５行の「レジスタデコーダ」を
１命令デコーダ」と補正する。 （２）同書同頁第１６行の「レジスタＪを「デコーダ」
と補正する。 （３）同書第８頁第１１行の「レジスタデコーダ」を「
命令デコーダ」と補正する。 以上
Claims (1)
- 【特許請求の範囲】 プログラムを蓄積するメモリが設けられた制御処理装置
において、命令アドレスレジスタに第１のデータをセッ
トする第１のレジスタと、命令アドレスレジスタの内容
と第２のデータがセットされた第２のレジスタの内容と
を比較する比較器と。 この比較器の一致出力ブリセットされるプリップフロッ
プと、この第１．第２のレジスタにデータをセットする
データメモリとを備えたことを特徴とする制御処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250173A JPS60142434A (ja) | 1983-12-28 | 1983-12-28 | 制御処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250173A JPS60142434A (ja) | 1983-12-28 | 1983-12-28 | 制御処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60142434A true JPS60142434A (ja) | 1985-07-27 |
Family
ID=17203901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58250173A Pending JPS60142434A (ja) | 1983-12-28 | 1983-12-28 | 制御処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142434A (ja) |
-
1983
- 1983-12-28 JP JP58250173A patent/JPS60142434A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60142434A (ja) | 制御処理装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP2570593B2 (ja) | デバッグ装置 | |
| JP2552738B2 (ja) | データ処理装置 | |
| JPS6211920A (ja) | コマンドリカバリ方式 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JP2533489B2 (ja) | シミユレ−シヨン方式 | |
| JPS5894041A (ja) | 高級言語のデバツク支援装置 | |
| JP3110391B2 (ja) | プログラム再実行方法 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH04328644A (ja) | デバッグ支援装置 | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPH012103A (ja) | プログラマブルコントロ−ラ | |
| JP2000353359A (ja) | 記憶装置の初期化方法 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPS631621B2 (ja) | ||
| JPS61134850A (ja) | 従属プロセツサのデバツグ方法 | |
| JPS5968067A (ja) | 走行ステツプ数指定処理方式 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JPH01320547A (ja) | プログラム実行情報の収集方式 | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| JPS61255440A (ja) | プログラム中断制御方式 | |
| JPH01283659A (ja) | データ転送制御方法 | |
| JPS60114937A (ja) | マイクロプログラム処理装置 |