JPS63161794A

JPS63161794A - テレビジヨン信号発生装置

Info

Publication number: JPS63161794A
Application number: JP31385586A
Authority: JP
Inventors: Atsuo Narita; 成田　淳夫
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-12-24
Filing date: 1986-12-24
Publication date: 1988-07-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、テレビジョン信号発生装置、特にＰＡＬ方式
のテレビジョン信号を発生ずる装置に関するものである
。

〔発明の概要〕

本発明は、ＰＡＬ方式テレビジョン信号発生装置におい
て、メモリに記憶した基準サイン波デジタル・データを
１ライン毎にアドレスをずらして読出し副搬送波のオフ
セットを実現することにより、完全にデジタル化したも
のである。

〔従来の技術〕

従来のＰＡＬ方式テレビジョン信号発生回路として、例
えば特公昭６０−１１５１６号公報に記載されたような
ものがある。このＰＡＬ方式テレビジョン信号発生回路
は、いわゆるアナログのテレビジョン信号発生回路であ
る。かようなＰＡＬ方式テレビジョン信号発生回路をデ
ジタル化すれば、テレビジョン信号波形を自由に作れる
という利点が得られるが、完全にデジタル化されたもの
は未だ現われていない。

〔発明が解決しようとする問題点〕

ＰＡＬ方式テレビジョン信号発生装置のデジタル化に当
たり、色差信号と輝度信号をそれぞれデジタル・データ
とし、これらに基づいて副搬送波変調をアナログで行い
搬送色信号と輝度信号の加算もアナログで行うことが考
えられる。しかし、この方法では、搬送色信号をアナロ
グ変調により構成するため、搬送色信号レベルの確度が
落ちて輝度信号レベルの確度とアンバランスになる。

また、ＰＡＬ方式では、副搬送波周波数ｆ　ＳＣと水平
同期周波数ｆ、の間には次の関係がある。

■ ｆｓｃ＝　（２８４）　　ｆｎ　＋２５ただし、ｆ　Ｈ
＝　６２５Ｘ　２５＝　　１５６２５ＨｚこのようにＰ
ＡＬ方式ではｆ　ＳＣに特に２５１１ｚを加えてる（２
５１１ｚオフセントという。）ので、ＰＡＬ方式テレビ
ジョン信号発生装置のデジタル化に当たっては、この副
搬送波ｆ　ＳＣの２５Ｈｚオフセントの問題を解決しな
ければならない。

〔問題点を解決するための手段〕

ｆ、の整数倍のクロックで、２５Ｈｚオフセントを考慮
することなく副搬送波のデジタル変調を行うと、１フレ
ームの間に搬送色信号１波形分の不足を生じる。したが
って、本発明は、色差信号データに乗じるサイン（ｓｉ
ｎ　）波データを輝度信号と同じｆＨの整数倍のクロッ
クで読出しながらデータ内容を少しずつ変化させること
により、２５Ｈｚオフセツトの問題を解決した。

〔作用〕

例えば、後述のように、メモリにアドレスＯ〜２４９９
　（２５００ポイント）のサイン波を格納し、これを１
１３５ｆＨの周波数で読出すときライン毎にアドレスを
４つずつずらせば、１フレームで搬送色信号１波分のオ
フセントを実現できる。

〔実施例〕

第１図は、本発明の実施例を示すブロック図である。本
例においては、基準クロックを得るために１１３５ｆｎ
　　（ｆｎは水平同期周波数）を出力する基準発振器Ｏ
８Ｃを設ける。この１１３５ｆＨをカウンタ１により　
１／　１１３５に分周し、基準クロック及びその分周出
力を波形データ用メモリ　（メモリ１〜３）のアクセス
用アドレス・データとして用いる。これを大ざっばにＤ
ＡＴＡｌ（ＡＤｏ〜Ａ　Ｄ　１Ｇの１１ビツト）で表わ
す。メモリｌには輝度信号（Ｙ）データが、メモリ２に
は色差信号（Ｒ−Ｙ）データが、メモリ３には色差信号
（Ｂ−Ｙ）データがそれぞれ記憶されている０色差信号
のデー、夕の読出しクロックは、輝度信号に比べて周波
数を下げてもよい。メモリ１〜３．を読出すことにより
、それぞれＹ信号、Ｒ−Ｙ信号及びＢ−Ｙ信号の波形パ
ラレル・データが出力される。これをＤＡＴＡ２゜ＤＡ
ＴＡ３及びＤＡＴＡ４とする。クロックｌは、ＤＡＴＡ
Ｉがすべて「低」のときに（ラインのスタート毎に）リ
セット・パルスを発生する。このパルスによりスイッチ
ＳＷを制御し、加算器１の一方の入力に加えるデータを
「０」から「４」に切換える。すなわち、平常は「０」
で、ラインのスタート毎に「４」を加える。加算器ｌは
、Ａ　ｏ−Ａ　Ｈ端子に入力される固定値６２５に、Ｂ
ｏ及びＢ１端子に入力される「０」又は「４」を加算し
てΣ０〜Σ１□端子にＤＡＴＡ７　　（１２ビツト）を
出力する。

加算器２、加算ランチ、比較器、減算器及びスイッチ回
路は、Ｒ−Ｙ用ｓｉｎ波データを記憶するメモリ４及び
Ｂ−Ｙ用ｓｉｎ波データを記憶するメモリ５の読出しア
ドレスをライン毎に４つずつずらすと共に、読出しアド
レスがアドレス最大値を超える場合にその超過分をスタ
ート点からカウントさせるためである。メモリ４及び５
にそれぞれ記憶されたＲ−Ｙ用ｓｉｎ波データとＢ−Ｙ
用ｓｉｎ波データは、位相がπ／２ずれている。

いま、基準クロックによる演算サイクルがｎの時に、加
算器１より（ＤＡＴＡ７）ｎとして６２５が加算器２の
Ａボート（端子）に加えられ、スイッチ回路より（ＤＡ
ＴＡＢ）ｎが加算器２のＢボートに加えられたとすると
、加算器２のΣポートから（ＤＡＴＡ９）ｎとして６２
５　＋　（ＤＡＴＡＢ）ｎが出力され加算ラッチに入力
される。加算ラッチ・クロックにより、データ・バス上
に（ＤＡＴＡ９）ｎが出力され、（ＤＡＴＡＩＯ）ｎと
なる。（ＤＡＴＡＩＯ）ｎは、メモリ４及び５のアドレ
スに入力され、メモリ４及び５用アドレス・ラッチ・ク
ロックにより取込まれる。このように、メモリ４．５の
アドレスは、ＤＡＴＡＩＯの１２ビツトを用いる。ここ
で、比較器は（ＤＡＴＡＩＯ）ｎ　＝６２５＋（ＤＡＴ
ＡＢ）ｔと基準値２５００とを比較する。基準値２５０
０は、第２図に示すようにｓｉｎ波メモリ・データの丁
度１周期分に相当するアドレス点を示す、すなわち、本
例では、ｓｉｎ波１周期を２５００アドレスで構成して
いる。

このとき、（ＤＡＴＡＩＯ）ｎが例えば第３図に示すよ
うな値であるとすると、（ＤＡＴＡＩＯ）ｎ　＜　２５
００　（Ａ　＜Ｂ）であり、比較器はリセット・パルス
を出力しない。演算サイクルｎ＋１では（ＤＡＴＡＩＯ
）ｎに６２５が加算され（ＤＡＴＡＩＯ）ｎ＋１となる
。以下同様にサイクルｎ＋２まではＤＡＴＡＩＯが基準
値２５００を越えないので、比較器はリセット・パルス
を出力しない。

ところが、ｆｉ＋３サイクルでは第３図に示すように加
算した結果が２５００を越える（Ａ＞Ｂ）ので、比較器
はリセット・パルスを出力しスイッチ回路に加える。比
較器は、このようにＡ≧Ｂのときリセット・パルスを出
力するものである。スイッチ回路は、リセット・パルス
が「高」のときだけＸポートを選択し、その他のときは
Ｙボートを選択する。したがって、比較器がリセット・
パルスを出力しないとき、スイッチ回路はＤＡＴＡＩＯ
をそのままＤＡＴＡＢとして加算器２に加え、比較器が
リセット・パルスを出力すると、スイッチ回路は減算器
の出力ＤＡＴＡ１１を加算器２に加える。減算器は、３
１２５　（＝　２５００＋　　６２５）　ヨリＤＡＴＡ
ＩＯを引き算しテスイッチ回路のＸボートに供給してい
るので、第３図に示すような（ＤＡＴＡＩＩ）ｎ＋３＝３１２５−　　（（ＤＡＴＡ
ＩＯ）ｎ＋２＋　　６２５）　　が（ＤＡＴＡＢ）ｎ＋
ｚとして加算器２に加えられる。こきときＤＡＴＡＢは
必ず負の値をもつようにすれば、６２５−　（ＤＡＴＡ
Ｂ）ｎ　＋３が（ＤＡＴＡＩＯ）ｎ＋３として出力され
る。

以下同様な演算が繰返されるが、上述のように加算器ｌ
においてｌライン毎にラインのスタートにおいて「４」
を６２５に加算している。そのため、第１表に示すよう
に、ライン０を１１３５ｆＨの周波数で読出すときのア
ドレスを０．６２５．１２５０．１８７５゜０、６２５
．・・・・とすると、ライン１を読出すときのアドレス
は４．６２９．１２５４．１８７９．４．６２９．・・
・・となる。以下同様にして１ライン毎に読出しアドレ
スが４つずつずれ、１フレ一ム分の読出しが終ねると最
初の読出しアドレスに戻る。したがって、■フレームで
搬送色信号１波分のオフセットを実現することができる
。ここで、オフセントは、副顕送波の画面への視覚上の
影響を少なくするためにｒ　ｓｃの選定に対し−ｆ、の
奇数倍にしたり前者を１／４オフセント、後者を２５（
Ｈｚ）オフセットという。

第　　１　表上述のように、メモリ４，５に記憶されたｓｉｎ波デー
タの位相はπ／２ずれているが、本実施例のように１１
３５ｆＨの基準クロックを用いる場合は、メモリ４の出
力を２クロック遅らせばメモリ５と同じ内容になる。

メモリ５の出力データＤＡＴＡＩ２は、ｌ水平周期毎に
位相反転させるため位相反転回路（排他オア回路）を通
し、ＤＡＴＡ１３とする。

メモリ２．３の出力ＤＡＴＡ３．　ＤＡＴＡ４に副搬送
波ｓｉｎ波データＤＡＴＡＩＩ、　ＤＡＴＡ１３をそれ
ぞれ乗算器１．２により乗算し、ＤＡＴＡ１４及びＤＡ
ＴＡ１５とする。Ｉ）ＡＴＡ１４゜ｌ５を加算器３によ
り加算して、ＰＡＬ方式の搬送色信号データＤＡＴＡ１
６を得る。次いで、加算器４によりメモリ１の出力ＤＡ
ＴＡ２とＤＡＴＡ１６を加算して、ＰＡＬ方式の映像信
号デジタル・データＤＡＴＡ１７を構成する。このＰＡ
Ｌ方式映像信号データは、デジタル・アナログ変換器Ｄ
／Ａ及び低域通過フィルタＬＰＦを経てアナログＰＡＬ
映像信号として出力される。なお、搬送色信号データは
、種々の演算を行うため輝度信号データに対して遅延を
免れない。したがって、例えば輝度信号バスの途中にタ
イミング・コントロール用遅延レジスタを設け、タイミ
ングを合せる必要がある。

なお、上述の実施例ではＹ、Ｒ−Ｙ及びＢ−Ｙ信号のデ
ータをメモリに記憶しているが、これらのデータは他の
手段から直接得られるものでもよい。また、基準発振器
の周波数は、必ずしも１１３５ｆ、でなくｆＨの整数倍
であればよい、その他、本発明は、上述の実施例に限定
されることなく、特許請求の範囲内において種々の変形
・変更をしうるちのである。

〔発明の効果〕

本発明による効果は、次のとおりである。

１）ＰＡＬ方式の輝度信号及び搬送色信号を共に完全デ
ジタル・データで構成し、ＰＬＬ等のＦＭシック−を発
生する機構を使用していないので、従来の品質を下げる
種々の原因をすべて解消している。

２）完全にデジタル化されているので、要求される品質
に合せてデータ精度を決定すればよく、無駄がない。

３）Ｄ／Ａ変換器を用いるテレビジョン信号発生機構で
あるので、レベルの確度、経時変化の減少、波形構成の
容易性などの利点を享受できる。

４）必要なデータ量が従来のＮＴＳＣ並みで済む。

５）　ＳＥＣＡＭ方式映像信号のデジタル化と相俟って
ＤＲ＝−１，９（Ｒ−Ｙ）、ＤＢ＝１．５　　（Ｂ−Ｙ
）という単純なデジタル・データ演算により、ＰＡＬ方
式からＳＥＣＡＭ方式への完全デジタル変換が可能にな
る。

【図面の簡単な説明】

第１図は本発明の好適な実施例を示すブロック図、第２
図はｓｉｎ波データとアドレスとの関係の例を示す図、
第３図は演算動作説明図である。（メモリ４．５）・・・・基準サイン波デジタル・デー
タを記憶するメモリ、（加算器１及び２、加算ラッチ、
比較器、減算器、スイッチ回路）・・・・メモリをｌラ
イン毎にアドレスをずらして読出す手段、（乗算器１．
２）・・・・メモリの出力データに色差信号デジタル・
データを乗算する手段、加算器４・・・・乗算手段の出
力と輝度信号デジタル・データを加算する手段。

Claims

【特許請求の範囲】基準サイン波デジタル・データを記憶するメモリと、該メモリのデータを１ライン毎にアドレスをずらして読
出す手段と、上記メモリの出力データを色差信号デジタル・データに
乗算する手段と、該乗算手段の出力と輝度信号デジタル・データを加算す
る手段とを具えたテレビジョン信号発生装置。