JPS63160245A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS63160245A
JPS63160245A JP31547986A JP31547986A JPS63160245A JP S63160245 A JPS63160245 A JP S63160245A JP 31547986 A JP31547986 A JP 31547986A JP 31547986 A JP31547986 A JP 31547986A JP S63160245 A JPS63160245 A JP S63160245A
Authority
JP
Japan
Prior art keywords
metal
nitride film
semiconductor device
silicide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31547986A
Other languages
English (en)
Inventor
Kenji Kishibe
岸部 健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31547986A priority Critical patent/JPS63160245A/ja
Publication of JPS63160245A publication Critical patent/JPS63160245A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置、特にポリシリコンとRメタル
また//iRメタルシリサイドの2層構造の配線とその
製造方法に関するものである。
〔従来のML?Fr) 第8図は、例えばモリブデンシリサイドを用いたMO8
EPI!:Tのゲート部の断面図を示す。従来のものは
、次のような方法で作られる。シリコン基板山上に分離
酸化暎+21 ′f:L OOO8法によって形成する
。その後、前記分離酸化# 121上に写真製版による
バターニングで第一電極13)全形成する。次に、熱酸
化を施し、シリコン酸化膜+41i形成する。次に、ポ
リシリコン16)を上記シリコン酸化膜14)上に形成
し、このポリシリコン16)上にスパッタ法によりモリ
ブデンシリサイド(61を形成する。この構造がいわゆ
るポリシリサイド構造である。このポリシリサイド膜に
適当なパターニングを施した後、層間絶縁膜(71を堆
積する。
従来のRメタルシリサイド?用いたMO8FFJTのゲ
ートは上記のように形成され、層間絶縁膜(7)を熱処
理して形成させる際、酸素が上記モリブデンシリサイド
(6)の段差部において生じているモリブデンシリサイ
ド不整合面110)から浸入し上記モリブデンシリサイ
ド161と反応して酸化膜を形成し、配線抵抗が上昇し
たりあるいに、断線が発生しゃすい・ 〔発明が解決しようとする問題点〕 上記のよりなRメタルシリサイドを用いたMOEIFE
Tのゲートでは、断差部において、モリブデンシリサイ
ドの不整合面が存在し、層間絶縁膜を形成させるときV
C1酸素が上記そりブデンシリサイドの不整合面から浸
入し、上記モリブデンシリサイドと反応し、配線抵抗が
異常に高くなったり、あるいに、断線を起こすなどの問
題があった。
この発明は上記のような問題点を解決するためになされ
たもので、配線抵抗の低い半導体装置を得ることを目的
とする。
甘な、配線抵抗の低い半導体装置を簡単な工程で容易に
形成することを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置は、Rメタルまた[Rメタル
シリサイドの段差部に窒化膜が形成されている。
この発明に係る半導体装置の製造方法け、Rメタルまた
は、Rメタルシリサイド上に窒化膜を形成させた後、異
方性エツチングにより上記Rメタル筐九#−1Rメタル
シリサイドの段差部にのみ窒化膜が形成したことである
〔作用〕
この発明においてに、モリブデンシリサイド膜の断差部
ヲ窒化膜でおおうことは、モリブデンシリサイド断差部
の不整合面における酸素の浸入を阻止すると々で、段差
部でのモリブデンシリサイドの酸化を防ぐように作用す
る。
〔実施例〕
以下、この発明の一実施例全図に従って説明する。第1
図は、この発明の一実施例による半導体装置の断面構造
を示し、シリコン基板田土に分離酸化膜121ケ形成し
た後、第1電極(3)ケ形成し、亡の陵シリコン酸化暎
f41.次に、モリブデンシリサイド16)を堆積させ
、さらに、異方性エツチングで形成した窒化膜(8)の
上にIm間絶縁嘆(7)を形成させた状態である。第2
図は、その製造フローに従った断面構造の変化を示す。
第2図101は、シリコン基板Il+及び分離酸化膜1
2;上に形成した第1電極(3)の上に酸化膜141を
形成し、ポリシリコン+51 k形成した後、スパッタ
法によりモリブデンシリサイド(6)全形成した状態で
ある。この後、減圧CvDによる窒化膜(8)を形成さ
せたものが第2図101である。次に、異方性エツチン
グによって、上記窒化膜(8)の全面エッチを行ない、
第2図101のように断差部にのみ窒化膜(9)を代こ
す。
この上から熱処理によって層間絶縁膜(71を形成する
と、第1図に示した(構造を得ることができる。
上記実施例に示した第1図の構造から、この実施例にお
いては、モリブデンシリサイドの断差部に窒化膜(9)
を形成しており、熱処理によって層間絶縁膜17)を形
成する際、そりプデンシリサイドの不整合面(lO)に
酸素が浸入するのを阻(Hし、モリブデンシリサイドの
断差部の酸化による配線抵抗の上昇や断線を抑・制する
ことができるO なお、上記¥施−jでは、モリブデンシリサイドの場合
についてこの発明を過用したが、他のRメタル及びRメ
タルシリサイドでもこの発明を晒用することができる。
この場合にも上述の効J4L f得ることができる。
〔発明の効果〕
以上のように、この発明によれば、RメタルまたはRメ
タルシリサイド断差部に窒化膜を形成することにより、
Rメタルまた[Rメタルシリサイド不整合面への酸素の
浸入を防ぎ、配線砥杭の上昇、あるい汀、断保を抑制し
之半導体装置が得られる効果がある。
管た、この発明の製造方法では、RメタルまたはRメタ
ルシリサイドの段差部における窒化膜は、上記Rメタル
またはRメタルシリサイド上に窒化膜全形成し、次K、
異方性エツチングを行なって形成したので、容易にこの
発明の半導体装置の構造を得ることができる。
【図面の簡単な説明】
第1図は、この発明の一実施例による半導体装置の断面
図、第2図は、その製造工程に従った断面図、第3図は
従来の半導体装置を示す断面図である。 il+シリコン基板、121分離酸化幌、(3)第1電
極141シリコン酸化’漢、+51ポリシリコン、61
モリブデンシリサイド、(7)層間絶縁膜、f81窒化
膜、(91窒化膜、 +I01モリブデンシリサイド不
整合不整冷面、各図中同一符号は同一または相当部分を
示す。

Claims (4)

    【特許請求の範囲】
  1. (1)ポリシリコンとこのポリシリコン上に形成したR
    メタルまたはRメタルシリサイドから成る配線層の段差
    部において、RメタルまたはRメタルシリサイド上に窒
    化膜を形成したことを特徴とする半導体装置。
  2. (2)RメタルまたはRメタルシリサイドの各Rメタル
    がモリブデン、タングステンまたはタンタルから成るこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
  3. (3)ポリシリコンとRメタルまたはRメタルシリサイ
    ドを有する配線が、トランジスタのゲートに直接接続さ
    れていることを特徴とする特許請求の範囲第1項または
    第2項に記載の半導体装置。
  4. (4)次のA〜Cの工程を含むことを特徴とする半導体
    装置の製造方法。 A、RメタルまたはRメタルシリサイド上に窒化膜を形
    成する工程。 B、上記窒化膜を異方性エッチングにより上記Rメタル
    またはRメタルシリサイドの断差部にのみ残こす工程。 C、上記窒化膜上に熱処理によつて層間絶縁膜を形成す
    る工程。
JP31547986A 1986-12-23 1986-12-23 半導体装置及びその製造方法 Pending JPS63160245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31547986A JPS63160245A (ja) 1986-12-23 1986-12-23 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31547986A JPS63160245A (ja) 1986-12-23 1986-12-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS63160245A true JPS63160245A (ja) 1988-07-04

Family

ID=18065854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31547986A Pending JPS63160245A (ja) 1986-12-23 1986-12-23 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS63160245A (ja)

Similar Documents

Publication Publication Date Title
US4716131A (en) Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film
JPH02273934A (ja) 半導体素子およびその製造方法
JPH01255264A (ja) 半導体装置の製造方法
JPS6213819B2 (ja)
JPS62162362A (ja) Mos型集積回路及びその製造方法
JPS6056293B2 (ja) 半導体集積回路装置の製造方法
JPH0257707B2 (ja)
JPS598065B2 (ja) Mos集積回路の製造方法
JPS63160245A (ja) 半導体装置及びその製造方法
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
JP2747217B2 (ja) 半導体装置の製造方法
JPS5933271B2 (ja) 半導体装置の製造方法
JPS62114231A (ja) 半導体装置
JP3238804B2 (ja) 半導体装置の製造方法
JPH028463B2 (ja)
JPH02222139A (ja) 半導体装置
JP2629663B2 (ja) 半導体装置の製造方法
JPS61144069A (ja) 半導体装置の製造方法
JPH06104428A (ja) 半導体装置及びその製造方法
JPS62115776A (ja) 半導体装置の製造方法
JPH0613605A (ja) 半導体装置及びその製造方法
JPH05109651A (ja) 半導体素子およびその製造方法
JPH0786583A (ja) 半導体装置とその製造方法
JPS63227058A (ja) 高融点金属シリサイドゲ−トmos電界効果トランジスタ
JPS5994437A (ja) 半導体装置