JPS63157872A - 半導体薄膜の製法 - Google Patents

半導体薄膜の製法

Info

Publication number
JPS63157872A
JPS63157872A JP30376086A JP30376086A JPS63157872A JP S63157872 A JPS63157872 A JP S63157872A JP 30376086 A JP30376086 A JP 30376086A JP 30376086 A JP30376086 A JP 30376086A JP S63157872 A JPS63157872 A JP S63157872A
Authority
JP
Japan
Prior art keywords
substrate
fluorosilane
silane
thin film
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30376086A
Other languages
English (en)
Other versions
JPH0637703B2 (ja
Inventor
Makoto Konagai
誠 小長井
Yorihisa Kitagawa
北川 順久
Kunihiro Nagamine
永峰 邦浩
Nobuhiro Fukuda
福田 信弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Toatsu Chemicals Inc
Original Assignee
Mitsui Toatsu Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Toatsu Chemicals Inc filed Critical Mitsui Toatsu Chemicals Inc
Priority to JP61303760A priority Critical patent/JPH0637703B2/ja
Publication of JPS63157872A publication Critical patent/JPS63157872A/ja
Publication of JPH0637703B2 publication Critical patent/JPH0637703B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は半導体薄膜の製法に関し、特に配向性にすぐれ
た半導体薄膜の低温形成に関する。
[背景技術] 半導体装置には結晶質や非晶質の半導体薄膜が利用され
ている。結晶質の半導体薄膜において、多結晶や微結晶
(たとえば微結晶シリコン)の薄膜が多数検討されてい
る。これらは、通常、基板上に形成されるが、基板が単
結晶でない場合には、形成される薄膜は無配向となりや
すい。
しかして、もし、これらの薄膜に自由に配向性を付与す
ることができれば、電気的な性質や光学的な性質に異方
性を与えることが可能となるから、新たな機能の発現を
導き得ることにつながり、その意義は極めて大きい。
従来、ガラスや高分子フィルムのような非単結晶の基板
上に配向性を有する半導体薄膜を形成する技術が要求さ
れていた。
本発明者はシランおよびフロロシランの光分解(光CV
D法)することにより低温で配向性を有する半導体薄膜
を得る技術を基本的に完成し、先に提案した(特願昭6
0−215173号)。
しかしながら、光CVD法では、膜形成時間が長くなる
につれて、わずかずつではあるが光透過窓が曇り、光の
透過量が除徐に低下するという実用上の問題点があった
本発明者らは、この問題を解決すべくさらに検討を進め
た結果、フロロシランとシランの混合ガスに水素を5倍
量以上加えた原料ガスを用いることにより300°C以
下の基板温度においてさえも、配向性を存する半導体薄
膜が光CVDよりも大面積化、高速製造性等において、
実用性の高い放電分解によって、基板上に配向性よく成
長することを見出し、本発明を完成した。
[発明の開示] 本発明は、シラン、フロロシラン、および(シラン+フ
ロロシラン)の5倍量以上、さらに好ましくは10倍量
以上の水素からなる混合ガスを放電分解して加熱された
単結晶または非単結晶基板上に配向性の半導体薄膜を形
成することを特徴とする半導体薄膜の製法、を要旨とす
るものである。
以下、本発明の詳細な説明する。
本発明においては、シランとして、”imHzta+z
(Ill・1〜3の整数)で表されるモノシラン、ジシ
ラン、トリシランなどが有効に用いられる。また、フロ
ロシランとしては、5iH4−n Fn (n * 1
〜4の整数)で表されるフロロモノシランまたは5i2
Fiが有効に用いられる。
さらに、本発明においては■族化合物またはV族化合物
を共存させることによりp型またはn型の不純物ドーピ
ングができる。
ここで用いられる■族または■族の化合物としては、■
族またはV族の元素の水素化物が好ましく、その具体的
な示例としてはジボラン(B2H6)、ホスフィン(P
H3) 、アルシン(AsHs)などが挙げられる。
本発明において、半導体薄膜を形成させるべき基板とし
ては、単結晶または非単結晶のいずれの材料をも用いる
ことができる。
しかして、単結晶材料、とくに表面を清浄にしたシリコ
ン基板を用いると半導体薄膜は該清浄表面からエピタキ
シャル成長したものとなる。一方、非単結晶材料を用い
る場合には、本発明の原料ガス組成において<110>
方向によく配向した半導体薄膜を得ることができる。特
に、此の後者の場合は産業上極めて重要な意義を有する
ことを指摘したい。何故なら、従来技術によれば、非単
結晶材料を用いると形成される薄膜は通常無配向となる
ところ、本発明によれば自由に配向性を付与すことが出
来、異方性を有する半導体薄膜を形成することが期待さ
れるからである。
なお、本発明の半導体薄膜の形成条件においては、基板
温度は約200″Cと低いので、この温度条件に耐える
多数の各種材料が有効に用いられると云う利点もある。
本発明は、フロロシラン、シランおよび過剰量の水素か
らなる混合ガス、好ましくはシランとフロロシランに対
して5倍量以上、さらに好ましくは10倍量以上の水素
を含む混合ガスを、放電により分解し、加熱された結晶
性基板または非結晶性基板上に半導体薄膜を形成する方
法である。
本発明における放電分解は高周波グロー放電、直流グロ
ー放電、マイクロ波放電などを有効に利用することがで
きる。
本発明においては、上記の如く、フロロシランとシラン
に対して5倍量以上の水素を共存させた状態で放電分解
することが好ましいのであるが、さらに好ましくは、シ
ランとフロロシランに対して10倍量以上の水素を混合
したガスを放電分解するものである。
この混合ガス比については半導体薄膜を形成する薄膜形
成装置への原料ガス供給流量(容量)比で表わすことが
便利である。好ましい流量比の範囲はつぎの通りである
。すなわち、フロロシラン/シラン=0.5〜50、特
に好ましくは1〜20である。必要に応じて■族または
■族の化合物を添加することができるが、これらの添加
量は■族またはV族の化合物/(シラン+フロロシラン
)の比の値は1*10−’〜0.1で充分である。また
、水素/(フロロシラン+シラン)は5以上である。蓋
し、配向性にすぐれた半導体薄膜は水素添加量の多い領
域で形成されやすい傾向にあるからである。
但し、水素添加量を多くしすぎると、該半導体薄膜の成
長速度が低下するので好ましくないので、本発明におい
て好ましい水素/ (フロロシラン+シラン)混合比は
5〜100であり、さらに好ましくは10〜50であり
、特に好ましくは12〜30の範囲である。
混合ガスの形成方法は1m界的な因子ではなく特に限定
されるものではない。たとえば、該形成装置外であらか
じめ混合したガスを導入することや、該形成装置内で、
上記の希釈度合を満足すべく水素や■族またはV族の化
合物を混合することのいずれも有用である。もちろん、
水素希釈および/または■族またはV族の化合物を添加
混合されたフロロシランやシランを使用することはなん
ら支障がない。
本発明において、放電分解に用いる電力を発生する電源
もIn界的な条件ではな(特に限定されるものではない
。具体的示例としては、高周波電源、直流高圧電源、マ
イクロ波電源などが有用である。
さらに本発明において、放電分解時の混合ガス圧力や供
給電力については特に臨界的に限定される条件はない。
これらの条件は該半導体薄膜の成長速度に影響を与える
ものであり、成長速度に応じて基板温度を適宜変更する
ことで配向性にすぐれた該半導体薄膜を効果的に成長さ
せることができる。
さらに本発明のすぐれた特徴の一つとして配向性にすぐ
れた半導体薄膜を形成する温度が従来の方法に比較して
極めて低いことが挙げられる。
[発明を実施するための好ましい形態コつぎに本発明の
実施の態様についてしるす。放電手段、基板導入手段、
基板保持手段、基板加熱手段、ガス導入手段、真空排気
手段を少なくとも有する薄膜形成装置内に洗浄およびま
たはエツチングにより表面を清浄にした単結晶もしくは
非単結晶材料の基板を設置し真空排気下基板を100〜
400°Cに加熱する。原料ガスはシランに対するフロ
ロシランの流量比を1〜10および(フロロシラン+シ
ラン)に対する水素の流量比を10倍以上として、また
、必要に応じて、■族またはV族化合物を添加するとき
には、(シラン+フロロシラン)に対する■族または■
族化合物の添加量比は1$10−’〜0.1とし、該装
置に供給される。真空排気手段で該装置内の圧力を5 
Torr以下として、1〜100−で放電を開始する。
放電開始と共に薄膜の形成が始まるので成膜速度を考慮
にいれて必要膜厚になる時間において放電をとめる。ま
た、膜厚モニターによって膜厚を計測しつつ、成膜時間
を決めることもできる。
[発明の効果] 本発明において得られる配向性にすぐれた半導体薄膜は
基板の温度が300″C以下の低温、さらには200°
C以下というきわめて低い温度においても形成されるも
のである。高集積化のために、半導体薄膜や半導体装置
の低温形成技術が熱望されている半導体装置の製造分野
に対して、本発明は極めて有用な技術を提供するもので
ある。
また本発明は、光CVD法のように、増感剤たる有害な
水銀を必要としないので公害防止面からもすぐれた技術
である。さらに、光CVI)法よりも高速成膜が達成さ
れるので、実用面からもすぐれた技術と云わざるを得な
い。
[実施例1] 高周波電力導入手段および放電電極、基板導入取り出し
手段、基板保持手段、基板加熱手段、ガス導入手段、真
空排気手段、基板導入取り出し室を設備された薄膜形成
装置を用いて本発明を実施した。基板導入取り出し手段
を用いて膜付けのための基板であるところの洗浄済のn
型シリコンウェハー<110>を基板導入取り出し室か
ら基板導入取り出し手段を用いて導入し基板保持手段に
設置した。真空排気手段で真空排気しつつ基板加熱手段
により該基板を250°Cに加熱した。モノシラン/ジ
フロロシラン/水素を115/100の流量比で導入し
、真空排気手段に設備されている圧力鋼wi機構で薄膜
形成装置内の圧力をl Torrに調節保持した。基板
の温度および薄膜形成装置内の圧力が一定となった時、
高周波電力導入手段により放電電極に20讐の高周波電
力を印加しグロー放電を開始した。膜厚が約6000A
になった時に放電を停止する。平均の成膜速度は0.4
 A/sであった。冷却後基板を取り出して観察したと
ころ、基板面は曇りの全くない鏡面であった。表面を反
射電子線回折CRHEED )により観察して、基板と
同一のストリーク状のラウェ斑点を得て、該基板面から
単結晶薄膜がエピタキシャル成長していることを確認し
た。比抵抗は100Ω・cm以上であった。
[実施例2] 高周波電力導入手段および放電電極、基板導入取り出し
手段、基板保持手段、基板加熱手段、ガス導入手段、真
空排気手段、基板導入取り出し室を設備された薄膜形成
装置を用いて本発明を実施した。基板導入取り出し手段
を用いて膜付けのための基板であるところの洗浄済のガ
ラス板を基板導入取り出し室から基板導入取り出し手段
を用いて導入し基板保持手段に設置した。真空排気手段
で真空排気しつつ基板加熱手段により該基板を200℃
に加熱した。モノシラン/ジフロロシラン/水素を1/
6/120の流量比で導入し、真空排気手11一 段に設備されている圧力調節機構で薄膜形成装置内の圧
力を3 Torrに調節保持した。基板の温度および薄
膜形成装置内の圧力が一定となった時、高周波電力導入
手段により放電電極に30騨の高周波電力を印加しグロ
ー放電を開始した。膜厚が約5000Aになった時に放
電を停止する。平均の成膜速度はL A/sであった。
冷却後基板を取り出して観察したところ、基板面は曇り
の全くない鏡面であった。X線回折(XRD )により
観察してdlO>方向によ(配向した半導体薄膜である
ことが確認された。

Claims (7)

    【特許請求の範囲】
  1. (1)シラン、フロロシラン、および(シラン+フロロ
    シラン)の5倍量以上の水素からなる混合ガスを放電分
    解して基板上に形成することを特徴とする半導体薄膜の
    製法
  2. (2)放電分解せしめられる混合ガスの組成比はシラン
    、フロロシランにたいして水素は10倍量以上である特
    許請求の範囲第1項記載の製法
  3. (3)混合ガスにIII族化合物若しくはV族化合物が添
    加される特許請求の範囲第1項記載の製法。
  4. (4)フロロシランがSiH_4_−_nF_n(n=
    1〜4の整数)で表されるフロロモノシランまたはSi
    _2F_6である特許請求の範囲第1項記載の製法。
  5. (5)シランがSi_mH_2_m_+_2(m=1〜
    3の整数)である特許請求の範囲第1項記載の製法。
  6. (6)基板が単結晶材料または非単結晶材料からなる基
    板である特許請求の範囲第1項記載の製法。
  7. (7)シラン、フロロシラン、および(シラン+フロロ
    シラン)の5倍量以上の水素からなる混合ガスをグロー
    放電により分解し、加熱された単結晶基板または非単結
    晶基板上に形成する特許請求の範囲第1項記載の製法
JP61303760A 1986-12-22 1986-12-22 半導体薄膜の製法 Expired - Lifetime JPH0637703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61303760A JPH0637703B2 (ja) 1986-12-22 1986-12-22 半導体薄膜の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61303760A JPH0637703B2 (ja) 1986-12-22 1986-12-22 半導体薄膜の製法

Publications (2)

Publication Number Publication Date
JPS63157872A true JPS63157872A (ja) 1988-06-30
JPH0637703B2 JPH0637703B2 (ja) 1994-05-18

Family

ID=17924941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61303760A Expired - Lifetime JPH0637703B2 (ja) 1986-12-22 1986-12-22 半導体薄膜の製法

Country Status (1)

Country Link
JP (1) JPH0637703B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177578A (en) * 1989-08-31 1993-01-05 Tonen Corporation Polycrystalline silicon thin film and transistor using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5767020A (en) * 1980-10-15 1982-04-23 Agency Of Ind Science & Technol Thin silicon film and its manufacture
JPS6189624A (ja) * 1984-10-09 1986-05-07 Canon Inc 堆積膜形成法
JPS61231718A (ja) * 1985-04-01 1986-10-16 エナージー・コンバーション・デバイセス・インコーポレーテッド pin型光起電力セルの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5767020A (en) * 1980-10-15 1982-04-23 Agency Of Ind Science & Technol Thin silicon film and its manufacture
JPS6189624A (ja) * 1984-10-09 1986-05-07 Canon Inc 堆積膜形成法
JPS61231718A (ja) * 1985-04-01 1986-10-16 エナージー・コンバーション・デバイセス・インコーポレーテッド pin型光起電力セルの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177578A (en) * 1989-08-31 1993-01-05 Tonen Corporation Polycrystalline silicon thin film and transistor using the same

Also Published As

Publication number Publication date
JPH0637703B2 (ja) 1994-05-18

Similar Documents

Publication Publication Date Title
US4623425A (en) Method of fabricating single-crystal substrates of silicon carbide
JP2965094B2 (ja) 堆積膜形成方法
WO2004017365A2 (en) Deposition of amorphous silicon-containing films
JPH0650730B2 (ja) 半導体薄膜の製造方法
JPS63157872A (ja) 半導体薄膜の製法
JP3116403B2 (ja) 薄膜トランジスタの製造方法
JPH0817738A (ja) 結晶性半導体薄膜形成方法
JPS63159295A (ja) p型単結晶薄膜の製法
JPS63222096A (ja) 単結晶薄膜の製法
JPH04298023A (ja) 単結晶シリコン薄膜の製造方法
JPS63159294A (ja) n型単結晶薄膜の製法
JP2618407B2 (ja) 単結晶合金薄膜の製法
JPH04349615A (ja) 多結晶シリコン薄膜の形成方法
JP2667664B2 (ja) シリコン単結晶薄膜の製法
JP2649221B2 (ja) 堆積膜形成法
JPH0465145B2 (ja)
JPH0733316B2 (ja) 単結晶薄膜の製法
JP2618408B2 (ja) 単結晶合金膜の製法
JPS6278191A (ja) 単結晶薄膜の製造方法
JPS6278192A (ja) n型単結晶薄膜の製造方法
JP2704224B2 (ja) 半導体素子及びその製法
JPH02202018A (ja) 多結晶シリコン薄膜の製造方法
JPH06168882A (ja) 多結晶シリコン薄膜の製造方法
JPS6278193A (ja) P型単結晶薄膜の製造方法
JPH06168883A (ja) 多結晶シリコン薄膜の製造方法