JPS63222096A - 単結晶薄膜の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は単結晶薄膜の製法に関し、特に、不純物の少な
いシリコン単結晶薄膜の低温形成に関する。

［背景技術］ 単結晶薄膜の低温形成法は半導体装置の高集積化を達成
する為の非常に重要な要素技術として注目されている。

この低温形成のために、各種のアプローチが試みられて
いる。

しかしながら、たとえばモノシランの熱ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　　：
化学気相蒸着）法によるアプローチにおいては約１００
０〜１１００°Ｃの高温が必要である。また、我々が提
案したフルオロシランもしくはジシランの光ＣＶＤ法で
は約６００〜７００°Ｃの温度が必要であった。このよ
うに従来の技術においてはまだ可なりの高温が必要であ
り、必ずしも満足されうる充分低温での単結晶薄膜の形
成技術は完成されていない。

本発明者はシランおよびフルオロシランの光分解（光Ｃ
ＶＤ法）により低温で単結晶薄膜を得る技術を先番こ提
案（特願昭６０−２１５１７０号、特願昭６０−２１５
１７１号、特願昭６０−２１５１７２号、特願昭６０−
２１．５１７３号）した。しかしながら、光ＣＶＤ法で
は、膜形成時間が長くなるにつれて、わずかずつではあ
るが光透過窓が曇り、光の透過量が徐々に低下するとい
う実用上の問題点があった。この問題を解決すべくさら
に検討を進めた結果、光ＣＶＤよりも大面積化、高速製
造性等において、実用性の高いグロー放電分解によって
、単結晶シリコン薄膜が成長することを見いだした。す
なわち、フルオロシランとシランの混合ガスに水素を５
倍量以」二加えた原料ガスを用いることにより３００°
Ｃ以下の基板温度においてグロー放電分解を行うことで
あり、さらに、基板のエツチングの後、真空をやふるこ
となくフルオロシラン、シランおよび水素の混合ガスの
放電を実施することにより、不純物の混入量を大きく低
減できることを見出したので、ここに開示するものであ
る。

［発明の開示］ 本発明は、少なくとも、基板が装填された放電室におい
て、プラズマエツチングを行う第１の工程とシラン、フ
ルオロシランおよび水素からなる混合ガスを放電する第
２の工程からなることを特徴とする単結晶薄膜の製法に
存する。

３一 本発明における第１の工程は単結晶薄膜の形成主面とな
るべき基板表面をプラズマエツチングする工程である。

かかるエツチングガスとして、本発明において特に好ま
しいエツチングガスとしてはテトラフルオロシランが挙
げられる。なお、テトラフルオロシランは第２の工程に
おいても用いることができるものであり、エツチングガ
スの残留による不純物の取り込みの問題も発生しない点
でも好ましい。

本発明における第２の工程は、シラン、フルオロシラン
および水素からなる混合ガスを放電分解して、上記第１
の工程でエツチングした基板表面に単結晶薄膜を形成す
る工程である。該第２工程において使用するフルオロシ
ランとしてはＳ　ｉ　Ｈ４−アＦｎ（ｎ＝１〜４の整数
）または５ｉｚＦ６が有効に用いられる。また、シラン
としては、ＳＩＪｈｍ＋ｚ（ｍ＝１〜３の整数）で表さ
れるモノシラン、ジシラン、トリシランなどが有効に用
いられる。

本発明は、基本的には、基板上に単結晶薄膜を形成する
ものであるが、特に好ましい態様として単結晶基板上に
エピタキシャル成長させるものである。なお、該基板と
してはシリコンウェハーやザファイアなどが用いられる
。

本発明における放電は高周波グロー放電、直流グロー放
電、マイクロ波放電などを有効に利用することができる
。

本発明の基本的な構成は、上記の如くであるが、その特
に好ましい実施の態様は以下のごとくである。

すなわち、本発明は、基板が装填された放電室において
、テトラフルオロシランの放電を行いプラズマエツチン
グを行う第１の工程と、フルオロシラン、シラン、およ
び水素からなる混合ガスであって、好ましくはシランと
フルオロシランに対して５倍量以上の水素を含む混合ガ
スを放電分解する第２の工程からなり、加熱された結晶
性基板上に単結晶薄膜を形成する方法である。

言い換えれば、本発明においては、少なくとも第１の工
程および第２の工程からなっており、かつ、第２工程に
おいてはフルオロシランとシランに対して水素を共存さ
せた状態で放電分解することが不可欠であり、さらに好
ましくは、シランとフルオロシランに対して５倍量以上
の水素を混合したガスを放電分解するものである。

第２工程で使用するこの混合ガスの組成比については単
結晶薄膜を形成する薄膜形成装置への原料ガス供給流量
（容量）比で表わすことが便利であり、好ましい流量比
の範囲はつぎのとおりである。すなわち、フルオロシラ
ン／シラン−０，５〜５０、特に好ましくは１〜２０で
あり、水素／（フルオロシラン＋シラン）は５以上であ
る。なお、単結晶薄膜は水素添加量の多い領域で形成さ
れやすい傾向にあるが、水素添加量をあまり多くしすぎ
ると、単結晶薄膜の成長速度が低下するので好ましくな
い。本発明において好ましい水素／（フルオロシラン＋
シラン）混合比は５〜７０、好ましくは、１０〜５０で
あり、特に好ましくは１２〜３ｏの範囲である。

本発明において、使用する混合ガスの形成方法は臨界的
な因子ではなく特に限定されるものではなく、たとえば
、該形成装置外であらかじめ混合したガスを導入するこ
とや、該形成装置内で、上記の希釈度合を満足すべく水
素を混合することのいずれも有用である。もちろん、水
素希釈のフルオロシランやシランを使用することはなん
ら支障がない。

なお、本発明においては、真性の単結晶薄膜を作製出来
るだけでなく、原料ガス中にジポランおよびホスフィン
のような■族およびＶ族のドーパントガスを混合するこ
とにより、形成される単結晶薄膜をそれぞれｎ型および
ｎ型に価電子制御ができる。

本発明において、プラズマエツチングおよびグロー放電
に用いる電力を発生する電源に関してはもちろん臨界的
な条件はなく特に限定されるものではない。具体的示例
としては、高周波電源、直流高圧電源、マイクロ波電源
などが有用である。

本発明において、プラズマエツチングおよびグロー放電
分解時のテトラフルオロシランおよび混合ガスなどの圧
力や放電電力については特に臨界的に限定される条件は
ない。

もちろん、グロー放電分解時の条件は単結晶薄膜の成長
速度に影響を与えるものであり、所望の成長速度に応じ
て基板温度は適宜変更されて、効果的に単結晶薄膜をエ
ピタキシャル成長させることができる。

なお、後記の実施例に示すように、本発明のすぐれた特
徴の一つとして、単結晶薄膜を形成する温度が従来の方
法に比較して極めて低いことが挙げられる。

［発明を実施するための好ましい形態］つぎに本発明の
実施の態様についてしるす。放電手段、基板導入手段、
基板保持手段、基板加熱手段、ガス導入手段、真空排気
手段を少なくとも有する薄膜形成装置内に単結晶材料の
基板を設置し真空排気下基板を１００〜４００°Ｃに加
熱する。真空排気下、テトラフルオロシランを導入し、
１０Ｔｏｒｒ以下になるように、高周波電力を印加して
、グロー放電を生じしめる。

本放電によるエツチング速度としてはＩＯＡ／ｍｉｎ以
上が達成されるので、基板表面の清浄化のためのエツチ
ング時間としては１０分で充分である。

エツチング後、ひきつづいてエピタキシャル膜形成用の
原料ガスを添加して次工程に進むか、または、いったん
真空排気を行い、ついで原料ガスを導入するかのいずれ
の方法も採用できる。第１の工程と第２の工程を異なる
放電室で行うこともできる。該原料ガスはシランに対す
るフルオロシランの流量比を１〜１０とし、かつ（フル
オロシラン＋シラン）に対する水素の流量比を１０倍以
上として該装置に供給される。真空排気手段で該装置内
の圧力を１０ｔｏｒｒ以下として、１〜１００Ｗで放電
を開始し、第２工程における薄膜形成を行う。放電開始
と共に薄膜の形成が始まるので成膜速度を考慮にいれて
必要膜厚になる時間において放電をとめる。また、膜厚
モニターによって膜厚を計測しつつ、成膜時間を決める
こともできる。

［発明の効果］ 本発明において得られる単結晶薄膜は基本的に基板の温
度が３００°Ｃ以下の低温、さらには２００°Ｃ以下と
いうきわめて低い温度においても形成されるものである
。また、第２工程の前に第１工程のプラズマエツチング
を行うことにより、得られる単結晶薄膜中の不純物はき
わめて少なくできるのである。

また本発明は、光ＣＶＤ法のように、有害な水銀を必要
としないので公害防止面からもすぐれた技術である。さ
らに、光ＣＶＤ法よりも高速成膜が達成されるので実用
面からもすくれた技術である。

以上のごとく、本発明の単結晶の製法は、高集積化のた
めに、半導体薄膜や半導体装置の低温形成技術が熱望さ
れている半導体装置の製造分野に対して、極めて有用な
技術を提供するものと云わざるを得ないのである。

［実施例］ 高周波電力導入手段および放電電極、基板導入取り出し
手段、基板保持手段、基板加熱手段、ガス導入手段、真
空排気手段、基板導入取り出し室を設備された薄膜形成
装置を用いて本発明を実施した。基板導入取り出し手段
を用いて膜付けのための基板であるところの洗浄済のｐ
型シリコンウェハー（１００）を基板導入取り出し室か
ら基板導入取り出し手段を用いて導入し基板保持手段に
設置した。真空排気手段で真空排気しつつ基板加熱手段
により該基板を２５０°Ｃに加熱した。テトラフルオロ
シランを導入して真空排気手段に設備されている圧力調
節機構で薄膜形成装置内の圧力を０．３Ｔｏｒｒに調節
保持した。高周波電力２０Ｗを印加して３分間放電し第
１工程のプラズマエツチングを行った。

テトラフルオロシランの導入を停止し真空排気−同一 した後、モノシラン（ＳｉＪ　）／ジフルオロシラン（
ＳｉＨｚＦｚ　）　／水素を１１５／１００の流量比で
導入し、圧力をＩ　Ｔｏｒｒに調節保持した。基板の温
度および薄膜形成装置内の圧力が一定となった時、高周
波電力導入手段により放電電極に２０Ｈの高周波電力を
印加しグロー放電を開始し第２工程をおこなった。膜厚
が約６０００　Ａになった時に放電を停止した。平均の
成膜速度は０．３　Ａ／ｓであった。冷却後基板を取り
出して観察したところ、基板面は曇りの全くない鏡面で
あった。表面を反射電子線回折（ＲＨＥＥＤ）により観
察して、基板と同一のストリーク状のラウェ斑点を得て
、該基板面から単結晶薄膜がエピタキシャル成長してい
ることを（ｉ１Ｍ認した。抵抗率は１００Ω・ｃｍ以上
であった。第１回にエピタキシャル膜中の不純物分布を
示した。膜中の不純物濃度は低く、特に、基板とエピタ
キシャル膜の界面における不純物濃度が低下しているこ
とが明らかである。

［比較例１］ 第１工程のプラズマエツチングを実施しないことを除い
て、実施例１と全く同じ条件でエピタキシャル膜を作成
した。ＲＨＥＥＤパターンおよび単結晶の比抵抗は１０
０Ω・ｃｍ以上であり、実施例１と区別がつかなかった
が、第１図に示すようにエピタキシャル膜中の不純物、
とくに基板とエピタキシャル膜の界面における不純物が
本比較例において多いことが明瞭である。

【図面の簡単な説明】

第１図は本実施例（実線）および比較のための例（破線
）により形成されたエピタキシャル膜の中の不純物分布
を表わすグラフである。図中０゜Ｎはそれぞれ酸素原子
および窒素原子の濃度分布を表わすものである。

Claims (8)

【特許請求の範囲】
1. （１）少なくとも、基板が装填された放電室において、
   プラズマエッチングを行う第１の工程とシラン、フルオ
   ロシランおよび水素からなる混合ガスを放電する第２の
   工程からなることを特徴とする単結晶薄膜の製法
2. （２）第１の工程において、テトラフルオロシランをエ
   ッチングガスとして用いる特許請求の範囲第１項記載の
   製法。
3. （３）第２の工程において放電せしめられる混合ガスの
   組成比はシランおよびフルオロシランにたいして水素は
   ５倍量以上である特許請求の範囲第１項記載の製法。
4. （４）第２の工程において用いられるフルオロシランが
   ＳｉＨ＿４＿−＿ｎＦ＿ｎ（ｎ＝１〜４の整数）または
   Ｓｉ＿２Ｆ＿６であることを特徴とする特許請求の範囲
   第１項記載の製法。
5. （５）シランがＳｉ＿ｍＨ＿２＿ｍ＿＋＿２（ｍ＝１〜
   ３の整数）で表されるある特許請求の範囲第１項記載の
   製法。
6. （６）結晶性基板を使用する特許請求の範囲第１項記載
   の製法。
7. （７）結晶性基板上に単結晶薄膜がエピタキシャルに形
   成される特許請求の範囲第６項記載の製法。
8. （８）放電室に装填され、真空中加熱された結晶性基板
   は、テトラフルオロシランの放電後、シラン、フルオロ
   シランおよび水素からなる混合ガスのグロー放電の順序
   で工程を経過する特許請求の範囲第１項記載の製法。