JPH0733316B2 - 単結晶薄膜の製法 - Google Patents
単結晶薄膜の製法Info
- Publication number
- JPH0733316B2 JPH0733316B2 JP30375786A JP30375786A JPH0733316B2 JP H0733316 B2 JPH0733316 B2 JP H0733316B2 JP 30375786 A JP30375786 A JP 30375786A JP 30375786 A JP30375786 A JP 30375786A JP H0733316 B2 JPH0733316 B2 JP H0733316B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- single crystal
- substrate
- fluorosilane
- silane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 ［技術分野］ 本発明は単結晶薄膜の製法に関し、特にシリコン単結晶
薄膜の低温形成に関する。
薄膜の低温形成に関する。
［背景技術］ 単結晶薄膜の低温形成法は、半導体装置の高集積化を達
成する為に非常に重要な技術として最近注目されてお
り、このために各種のアプローチがなされている。しか
しながら、たとえば、モノシランの熱CVD（Chemical Va
por Deposition:化学気相蒸着）法では約1000〜1100℃
程度の高温が必要であり、また、我々の検討の結果によ
れば、フロロシランもしくはジシランの光CVD法におい
ては、約600〜700℃程度の温度が必要であった。このよ
うに従来の技術においては、まだかなりの高温が必要で
あり、現在のところ、必ずしも満足されうる低温での単
結晶薄膜の形成技術は完成されていない状況にある。
成する為に非常に重要な技術として最近注目されてお
り、このために各種のアプローチがなされている。しか
しながら、たとえば、モノシランの熱CVD（Chemical Va
por Deposition:化学気相蒸着）法では約1000〜1100℃
程度の高温が必要であり、また、我々の検討の結果によ
れば、フロロシランもしくはジシランの光CVD法におい
ては、約600〜700℃程度の温度が必要であった。このよ
うに従来の技術においては、まだかなりの高温が必要で
あり、現在のところ、必ずしも満足されうる低温での単
結晶薄膜の形成技術は完成されていない状況にある。
本発明者はシランおよびフロロシランを光分解（光CVD
法）することにより、低温で単結晶薄膜を形成し得る技
術を基本的に完成し、先に提案した（特公平05−047518
号、特公平05−047519号、特公平05−049637、特公平06
−050730号）。
法）することにより、低温で単結晶薄膜を形成し得る技
術を基本的に完成し、先に提案した（特公平05−047518
号、特公平05−047519号、特公平05−049637、特公平06
−050730号）。
しかしながら、この光CVD法では、膜形成時間が長くな
るにつれて、わずかずつではあるが光透過窓が曇り、光
の透過量が徐々に低下するという実用上の問題点があっ
た。
るにつれて、わずかずつではあるが光透過窓が曇り、光
の透過量が徐々に低下するという実用上の問題点があっ
た。
この問題を解決すべくさらに検討を進めた結果、フロロ
シランとシランの混合ガスに水素を過剰量加えた原料ガ
スを用いることにより、300℃以下の基板温度において
さえも、単結晶シリコン薄膜が、光CVDよりも大面積
化、高速製造性等において、実用性の高い放電分解によ
って成長することを見出し、本発明を完成した。
シランとシランの混合ガスに水素を過剰量加えた原料ガ
スを用いることにより、300℃以下の基板温度において
さえも、単結晶シリコン薄膜が、光CVDよりも大面積
化、高速製造性等において、実用性の高い放電分解によ
って成長することを見出し、本発明を完成した。
［発明の開示］ 本発明は、シラン、フロロシランおよび過剰量の水素か
らなる混合ガスを放電分解して基板上に形成することを
特徴とする単結晶薄膜の製法、を要旨とするものであ
る。
らなる混合ガスを放電分解して基板上に形成することを
特徴とする単結晶薄膜の製法、を要旨とするものであ
る。
以下、本発明を詳細に説明する。
本発明においては、シランとして、SimH2m+2（ｍは１〜
３の整数）で表わされるモノシラン、ジシラン、トリシ
ランなどが有効に用いられる。また、フロロシランとし
てはSiH4-nFn（ｎ＝１〜４の整数）で表されるフロロモ
ノシランまたはSi2F6が有効に用いられる。
３の整数）で表わされるモノシラン、ジシラン、トリシ
ランなどが有効に用いられる。また、フロロシランとし
てはSiH4-nFn（ｎ＝１〜４の整数）で表されるフロロモ
ノシランまたはSi2F6が有効に用いられる。
本発明は、かかるフロロシランおよびシランとともに過
剰量の水素を存在せしめ、すなわち、フロロシラン、シ
ランおよび過剰量の水素からなる混合ガス、好ましくは
シランとフロロシランに対して５倍量以上の水素を含む
混合ガスとし、これを放電により分解し、加熱された結
晶性基板上に単結晶薄膜を形成する方法である。
剰量の水素を存在せしめ、すなわち、フロロシラン、シ
ランおよび過剰量の水素からなる混合ガス、好ましくは
シランとフロロシランに対して５倍量以上の水素を含む
混合ガスとし、これを放電により分解し、加熱された結
晶性基板上に単結晶薄膜を形成する方法である。
本発明における放電分解は高周波グロー放電、直流グロ
ー放電、マイクロ波放電などを有効に利用することがで
きる。
ー放電、マイクロ波放電などを有効に利用することがで
きる。
また本発明では、単結晶薄膜を、基板上に、特に好まし
い態様として単結晶からなる基板上にエピタキシャル成
長させるものであり、該基板としてはシリコンウエハー
やサファイアなどが用いられる。
い態様として単結晶からなる基板上にエピタキシャル成
長させるものであり、該基板としてはシリコンウエハー
やサファイアなどが用いられる。
本発明においては、上記のごとく、フロロシランとシラ
ンに対して過剰量の水素を共存させた状態で放電分解す
ることが好ましいのであるが、さらに好ましくは、シラ
ンとフロロシランに対して５倍量以上の水素を混合した
ガスを放電分解するものである。
ンに対して過剰量の水素を共存させた状態で放電分解す
ることが好ましいのであるが、さらに好ましくは、シラ
ンとフロロシランに対して５倍量以上の水素を混合した
ガスを放電分解するものである。
この混合ガス比については、単結晶薄膜を形成する薄膜
形成装置への原料ガス供給流量（容量）比で表わすこと
が便利である。好ましい流量比の範囲はつぎの通りであ
る。すなわち、フロロシラン／シラン＝0.5〜50、特に
好ましくは１〜20である。また、水素／（フロロシラン
＋シラン）は５以上である。蓋し、単結晶薄膜は水素添
加量の過剰の領域で形成されやすい傾向にあるからであ
る。但し、水素添加量を多くしすぎると、単結晶薄膜の
成長速度が低下するので好ましくないので、本発明にお
いて好ましい混合比は、水素／（フロロシラン＋シラ
ン）５〜100、さらに好ましくは10〜50、特に好ましく
は12〜30の範囲である。
形成装置への原料ガス供給流量（容量）比で表わすこと
が便利である。好ましい流量比の範囲はつぎの通りであ
る。すなわち、フロロシラン／シラン＝0.5〜50、特に
好ましくは１〜20である。また、水素／（フロロシラン
＋シラン）は５以上である。蓋し、単結晶薄膜は水素添
加量の過剰の領域で形成されやすい傾向にあるからであ
る。但し、水素添加量を多くしすぎると、単結晶薄膜の
成長速度が低下するので好ましくないので、本発明にお
いて好ましい混合比は、水素／（フロロシラン＋シラ
ン）５〜100、さらに好ましくは10〜50、特に好ましく
は12〜30の範囲である。
本発明において、混合ガスの形成方法は臨界的な因子で
はなく特に限定されるものではない。たとえば、該形成
装置外であらかじめ混合したガスを導入することや、該
形成装置内で、上記の希釈度合を満足すべく水素を混合
することのいずれも有用である。もちろん、水素希釈の
フロロシアンやシランを使用することもなんら支障がな
い。
はなく特に限定されるものではない。たとえば、該形成
装置外であらかじめ混合したガスを導入することや、該
形成装置内で、上記の希釈度合を満足すべく水素を混合
することのいずれも有用である。もちろん、水素希釈の
フロロシアンやシランを使用することもなんら支障がな
い。
また、本発明において、放電分解に用いる電力を発生す
る電源も臨界的な条件ではなく特に限定されるものでは
ない。具体的示例としては、高周波電源、直流高圧電
源、マイクロ波電源などが有用である。
る電源も臨界的な条件ではなく特に限定されるものでは
ない。具体的示例としては、高周波電源、直流高圧電
源、マイクロ波電源などが有用である。
さらに本発明において、放電分解時の混合ガス圧力や供
給電力については特に臨界的に限定される条件はない。
これらの条件は単結晶薄膜の成長速度に影響を与えるも
のであり、成長速度に応じて基板温度を適宜変更するこ
とで効果的に単結晶薄膜をエピタキシャル成長させるこ
とができる。
給電力については特に臨界的に限定される条件はない。
これらの条件は単結晶薄膜の成長速度に影響を与えるも
のであり、成長速度に応じて基板温度を適宜変更するこ
とで効果的に単結晶薄膜をエピタキシャル成長させるこ
とができる。
本発明の特にすぐれた特徴の一つとして、単結晶薄膜を
形成する温度が従来の方法に比較して極めて低いことが
挙げられる。
形成する温度が従来の方法に比較して極めて低いことが
挙げられる。
［発明を実施するための好ましい形態］ つぎに本発明の実施の形態についてしるす。放電手段、
基板導入手段、基板保持手段、基板加熱手段、ガス導入
手段、真空排気手段を少なくとも有する薄膜形成装置内
に洗浄およびまたはエッチングにより表面を清浄にした
単結晶材料の基板を設置し真空排気下基板を100〜400℃
に加熱する。原料ガスはシランに対するフロロシランの
流量比を１〜10とし、かつ（フロロシラン＋シラン）に
対する水素の流量比を５倍以上、より好ましくは10倍以
上として該装置に供給される。真空排気手段で該装置内
の圧力を10Torr以下として、１〜100Wで放電を開始す
る。放電開始と共に薄膜の形成が始まるので成膜速度を
考慮にいれて必要膜厚になる時間において放電をとめ
る。また、膜厚モニターによって膜厚を計測しつつ、成
膜時間を決めることもできる。
基板導入手段、基板保持手段、基板加熱手段、ガス導入
手段、真空排気手段を少なくとも有する薄膜形成装置内
に洗浄およびまたはエッチングにより表面を清浄にした
単結晶材料の基板を設置し真空排気下基板を100〜400℃
に加熱する。原料ガスはシランに対するフロロシランの
流量比を１〜10とし、かつ（フロロシラン＋シラン）に
対する水素の流量比を５倍以上、より好ましくは10倍以
上として該装置に供給される。真空排気手段で該装置内
の圧力を10Torr以下として、１〜100Wで放電を開始す
る。放電開始と共に薄膜の形成が始まるので成膜速度を
考慮にいれて必要膜厚になる時間において放電をとめ
る。また、膜厚モニターによって膜厚を計測しつつ、成
膜時間を決めることもできる。
［発明の効果］ 本発明において得られる単結晶薄膜は基板の温度が300
℃以下の低温、さらには200℃以下というきわめて低い
温度においても形成されるものである。高集積化のため
に、半導体薄膜や半導体装置の低温形成技術が熱望され
ている半導体装置の製造分野に対して、本発明は極めて
有用な技術を提供するものである。
℃以下の低温、さらには200℃以下というきわめて低い
温度においても形成されるものである。高集積化のため
に、半導体薄膜や半導体装置の低温形成技術が熱望され
ている半導体装置の製造分野に対して、本発明は極めて
有用な技術を提供するものである。
また本発明は、光CVD法のように、増感剤たる有害な水
銀を必要としないので公害防止面からもすぐれた技術を
である。されに、光CVD法よりも高速成膜が達成される
ので実用面からもすぐれた技術と云わざるを得ない。
銀を必要としないので公害防止面からもすぐれた技術を
である。されに、光CVD法よりも高速成膜が達成される
ので実用面からもすぐれた技術と云わざるを得ない。
［実施例１］ 高周波電力導入手段および放電電極、基板導入取り出し
手段、基板保持手段、基板加熱手段、ガス導入手段、真
空排気手段、基板導入取り出し室を設備された薄膜形成
装置を用いて本発明を実施例した。基板導入取り出し手
段を用いて膜付けのための基板であるところの洗浄済の
Ｐ型シリコンウエハー（100）を基板導入取り出し室か
ら基板導入取り出し手段を用いて導入し基板保持手段に
設置した。真空排気手段で真空排気しつつ基板加熱手段
により該基板を250℃に加熱した。ついでモノシラン（S
iH4）／ジフロロシラン（SiH2F2）／水素を1/5/100の流
量比で導入し、真空排気手段に設備されている圧力調節
機構で薄膜形成装置内の圧力を1Torrに調節保持した。
基板の温度および薄膜形成装置内の圧力が一定となった
時、高周波電力導入手段により放電電極に20Wの高周波
電力を印加しグロー放電を開始した。膜厚が約6000Aに
なった時に放電を停止する。平均の成膜速度は0.3A/sで
あった。冷却後基板を取り出して観察したところ、基板
面は曇りの全くない鏡面であった。表面を反射電子線回
折（RHEED）により観察して、基板と同一のストリーク
状のラウエ斑点を得て、該基板面から単結晶薄膜がエピ
タキシャル成長していることを確認した。その抵抗率は
100Ω・cm以上であった。
手段、基板保持手段、基板加熱手段、ガス導入手段、真
空排気手段、基板導入取り出し室を設備された薄膜形成
装置を用いて本発明を実施例した。基板導入取り出し手
段を用いて膜付けのための基板であるところの洗浄済の
Ｐ型シリコンウエハー（100）を基板導入取り出し室か
ら基板導入取り出し手段を用いて導入し基板保持手段に
設置した。真空排気手段で真空排気しつつ基板加熱手段
により該基板を250℃に加熱した。ついでモノシラン（S
iH4）／ジフロロシラン（SiH2F2）／水素を1/5/100の流
量比で導入し、真空排気手段に設備されている圧力調節
機構で薄膜形成装置内の圧力を1Torrに調節保持した。
基板の温度および薄膜形成装置内の圧力が一定となった
時、高周波電力導入手段により放電電極に20Wの高周波
電力を印加しグロー放電を開始した。膜厚が約6000Aに
なった時に放電を停止する。平均の成膜速度は0.3A/sで
あった。冷却後基板を取り出して観察したところ、基板
面は曇りの全くない鏡面であった。表面を反射電子線回
折（RHEED）により観察して、基板と同一のストリーク
状のラウエ斑点を得て、該基板面から単結晶薄膜がエピ
タキシャル成長していることを確認した。その抵抗率は
100Ω・cm以上であった。
［実施例２〜13］および［比較例］ 実施例１の装置を利用して、第１表に示したがガス流量
比、圧力、放電電力でエピタキシャル膜を作成した。基
板温度は200〜300℃の間で保持した。成膜速度は第１表
に示した。単結晶であるか否かは、RHEEDパターンにス
トリークが現れるか否かで判定した。また、単結晶の比
抵抗はすべて100Ω・cm以上であった。
比、圧力、放電電力でエピタキシャル膜を作成した。基
板温度は200〜300℃の間で保持した。成膜速度は第１表
に示した。単結晶であるか否かは、RHEEDパターンにス
トリークが現れるか否かで判定した。また、単結晶の比
抵抗はすべて100Ω・cm以上であった。
比較のために水素希釈量が５倍よりも少ないものを示し
た。このときには、リング状のRHEEDパターンが得ら
れ、単結晶でないことを確認した。
た。このときには、リング状のRHEEDパターンが得ら
れ、単結晶でないことを確認した。
Claims (6)
- 【請求項１】シラン、フロロシランおよび過剰量の水素
からなる混合ガスを放電分解して基板上に形成すること
を特徴とする単結晶薄膜の製法。 - 【請求項２】放電分解せしめられる混合ガスの組成比は
シランおよびフロロシランにたいして水素は少なくとも
５倍量以上である特許請求の範囲第１項記載の製法。 - 【請求項３】フロロシランがSiH4-nFn（ｎ＝１〜４の整
数）で表されるフロロモノシランまたはSi2F6である特
許請求の範囲第１項記載の製法。 - 【請求項４】シランがSimH2m+2（ｍ＝１〜３の整数）で
ある特許請求の範囲第１項記載の製法。 - 【請求項５】結晶性基板上に単結晶薄膜がエピタキシャ
ルに形成される特許請求の範囲第１項記載の製法。 - 【請求項６】シラン、フロロシランおよび水素からなる
混合ガスをグロー放電により分解し、加熱された結晶性
基板上にエピタキシャル形成する特許請求の範囲第１項
記載の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30375786A JPH0733316B2 (ja) | 1986-12-22 | 1986-12-22 | 単結晶薄膜の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30375786A JPH0733316B2 (ja) | 1986-12-22 | 1986-12-22 | 単結晶薄膜の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63159293A JPS63159293A (ja) | 1988-07-02 |
| JPH0733316B2 true JPH0733316B2 (ja) | 1995-04-12 |
Family
ID=17924907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30375786A Expired - Fee Related JPH0733316B2 (ja) | 1986-12-22 | 1986-12-22 | 単結晶薄膜の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0733316B2 (ja) |
-
1986
- 1986-12-22 JP JP30375786A patent/JPH0733316B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63159293A (ja) | 1988-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2965094B2 (ja) | 堆積膜形成方法 | |
| JPH05343316A (ja) | 半導体装置の製造方法 | |
| JPH05347249A (ja) | 低温シリコン・エピタキシアル成長方法 | |
| JPH0650730B2 (ja) | 半導体薄膜の製造方法 | |
| JPH0733316B2 (ja) | 単結晶薄膜の製法 | |
| JPH07221026A (ja) | 高品質半導体薄膜の形成方法 | |
| JPH0733317B2 (ja) | ｎ型単結晶薄膜の製法 | |
| JP2618407B2 (ja) | 単結晶合金薄膜の製法 | |
| JPH0733318B2 (ja) | ｐ型単結晶薄膜の製法 | |
| JPH0733319B2 (ja) | 単結晶薄膜の製法 | |
| JPH0637703B2 (ja) | 半導体薄膜の製法 | |
| JPH04298023A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JP2667664B2 (ja) | シリコン単結晶薄膜の製法 | |
| JPH04349615A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JP2618408B2 (ja) | 単結晶合金膜の製法 | |
| JPH0547518B2 (ja) | ||
| JPH0465145B2 (ja) | ||
| JP2649221B2 (ja) | 堆積膜形成法 | |
| JP2645434B2 (ja) | シリコンのエピタキシャル成長方法 | |
| JP2728874B2 (ja) | 半導体装置の製法 | |
| JP2004186376A (ja) | シリコンウェーハの製造装置及び製造方法 | |
| JPH0547519B2 (ja) | ||
| TW202344699A (zh) | 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件 | |
| JP2010262947A (ja) | 選択的膜製造方法 | |
| JPH038102B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |