JPS63155980A - バ−スト検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダ（ＶＴＲ）等の信号処理
回路に使用されるバースト検出装置に関するものである
。

従来の技術 従来のバースト検出回路は第２図に示すようにバースト
ゲート回路２、帯域フィルタ３、及び波形整形器４、及
びタイミング回路５、にて構成される。第３図（ａ）に
示すバーストの重畳された信号は入力端子１よりバース
トゲート回路２、帯域フィルタ３にて第３図（Ｃ）のよ
うにバースト波だけに分離される。タイミング回路５は
バーストのある期間だけＨレベルになるバーストゲート
パルス第３図（Ｃ１を発生しバーストゲート回路２を制
御する。

第３図（Ｃ１のバースト波は波形整形器４に入力されゼ
ロクロスポイントで反転する第３図（ｄｌのパルスに整
形されて出力される。

第３図（ｄ）にてクロスにて示したところはバーストが
ないため不定の時間である。またＡＮＤゲート６にてさ
らに不定の時間を取り除き、第３図（ｅ）のバースト検
出パルスを得ている。

発明が解決しようとする問題点 このような回路をＶＴＲなどに使用した場合再生信号に
含まれる雑音の為Ｓ／Ｎの悪いバースト波が入力されて
しまう。

ところで波形整形器に雑音が重畳されたバースト波が入
力されると検出誤差が生じ出力されるパルスは第４図の
ようには時間軸誤差Δｔ　（シフタ）を持つため、正確
なバースト波のタイミングの検出は難しかった。

本発明はこのような問題点を解決し雑音が多いＶＴＲ等
の再生信号からジッタの少ない検出パルスを得ることの
できるバーストパルス検出回路を提供するものである。

問題点を解決するための手段 本発明は上記問題点を解決するため、バースト波の半周
期（１＝τ／２）の長さの遅延線と加算器と減衰器を用
い、バースト波を遅延線にてτ／２遅らせた後、減衰器
を通し再び遅延線の入力側に帰還することにより得たバ
ースト波から波形整形器によりバースト検出パルスを得
るものである。

作用 本発明は上記構成によりバースト波を遅延線（１＝τ／
２）にて遅延し入力に帰還する為バースト波のレベルは
に回ループを回るとに＋１倍にランダム雑音は４７７Ｔ
倍になりバースト波のＳＺＮ比は４７７丁倍改善される
ことによりジッタの少ないバーストパルスを得ることが
できる。

実施例 以下、本発明の一実施例を添付図面にもとづいて説明す
る。

第１図は本発明の一実施例の構成を示すブロック図、第
５図は第１図の実施例の各部の波形を示している。

第１図において入力端子７より入力されたバーストを含
む信号（第３図ａ）はタイミング回路８、バーストゲー
ト回路９およびバースト波の周波数を通過帯域内にもつ
帯域通過フィルター１０のためにバースト波だけに分離
されて第５図（ａｌに示す波形の信号となって、加算器
１）の一方の入力に与えられる、又加算器の出力はバー
スト波の半周期長さの奇数倍（ｔ＝　（２に−１）　　
・τ／２〕の遅延線１２に入力される。また遅延線１２
の出力は反転増幅器１３を通り更に減衰比η（η≦１）
の減衰器１５にて減衰されて第５図（ｂ）のように入力
よりｔ遅れηだけ減衰した波形となり加算器１）のもう
一方の入力に加えられる。加算器１）の出力波形は第５
図ｆｃｌに示す。

遅延線１２によりｔ遅れたバースト波と遅れていない入
力のバースト波が加算器１）にて加算されるため第５図
（Ｃ）に示す波形はバースト波の第１の半波口は入力と
同じレベルであるが第２の半波口からは１＋η倍となっ
ている。

この波形が更に遅延線１２に入力されるため正帰還ルー
プが成立しバースト波はループを周回するごとに増大し
第５図（ｄ）に示す波形となる。ηが１であればバース
ト波のレベルは順に半波ごとに１゜２．３．・・・１倍
と大きくなっていくが、ランダム雑音は■「Ｖ「　Ｖ「
　・・・倍にしがならないのでバースト波のうしろの方
はどレベルも太きくＳ／Ｎも良い。

この増大したバースト波を加算器１）の出力より取出し
波形整形器１４に入力することにより第５図（ｅ）に示
すバースト検出パルスを得ている。これはη＃１の場合
であるがηが０に近いと帰還ループが成立しないため効
果がなくηは少なくとも０．５以上に選ぶ必要がある。

第５図（ｅ）のパルス波形のエツジはあとの方がループ
の周回を重ねたＳ　／　Ｎの良いバースト波より得た為
シフタが少ない。

またタイミング回路より得る第５図（ｆｌで示すゲート
信号を用いＡＮＤゲート１６にてあとのジッタが少ない
パルスのエツジを取り出し第５図（ｇｌの時間誤差の無
いバースト検出パルスを得ている。

第１図の１７は帰還ループ停止用のゲート回路でバース
ト波のない期間、ループを停止−波目のバースト波が加
算器１）に与えられた時加算器に雑音の帰還されるのを
停止し誤動作を防ぐ働きをする。

第５図（ｆ）で示すゲート信号はジッタを少なくするに
は後の方のエツジを取り出すように決めると良い。しか
しその時も帰還ループが成立している為には入力のバー
スト波が続いてる必要がありバースト波の波数を増やさ
なくてはならない。

バースト波が長いと信号を伝送する時間が減る為実用的
でなくバースト波の波数は１０波以内が適当である。

第５図はバースト波の波数を３．５波とした時の波形図
であり７回バースト波がループを周回して７倍の振幅に
なった第７番目の半波を波形整形器にて整形後ゲートし
検出パルスを得ている。

発明の効果 以上のべてきたように本発明によるとＶＴＲなど再生信
号に雑音を含んだバースト波が入力された場合にも正確
なバースト波のタイミングの検出をすることができる。

従って検出されたパルスを使ってメモリーの書き込み制
御や読み出し制御をおこなう場合精度の高い制御を行な
える為時間変動の少ない再生信号を得ることが出来、よ
り高性能なＶＴＲを構成出来る。又ディジタル信号処理
を行うＶＴＲのクロック再生ＰＬＬの基準信号の、高精
度化等記録再生装置の高性能化に極めて有効である。

【図面の簡単な説明】

第１図は本発明の一実施例のバースト検出装置のブロッ
ク図、第２図は従来のバースト検出装置のブロック図、
第３図は第２図の従来例の各部の波形図、第４図は従来
のバースト検出装置のジッタ発生の説明図、第５図は第
１図の実施例の各部の波形図である。 １．７・・・・・・入力端子、２．９・・・・・・バー
ストゲート回路、３．１０・・・・・・帯域通過フィル
タ、４，１４・・・・・・波形整形器、５，８・・・・
・・タイミング回路、６゜１６・・・・・・ＡＮＤゲー
ト、１）・・・・・・加算器、１２・・・・・・遅延線
、１３・・・・・・反転増幅器、１５・・・・・・減衰
器、１７・・・・・・ループ停止ゲート。 代理人の氏名　弁理士　中尾敏男　はか１名区　　　　
　　　　　　　　　　　　　　囚−恢 第　３　図 （い ＣＪ ｄｔ ｅｌ 第４図 第５図

Claims (6)

【特許請求の範囲】
1. （１）入力端子に接続された加算器と、加算器の出力端
   子に接続された波形整形器と、同じく加算器の出力端子
   に接続されたバースト波の半周期と同じ長さの遅延時間
   を持つ遅延線と、遅延線の出力端子に接続された利得−
   １の反転増幅器と、反転増幅器に接続された減衰器を具
   備し、加算器の一方の入力に前記減衰器の出力を帰還す
   るとともに波形整形器から出力を取り出すことを特徴と
   するバースト検出装置。
2. （２）バーストのある期間だけ減衰器の出力の帰還を停
   止することを特徴とする特許請求の範囲第（１）項記載
   のバースト検出装置。
3. （３）遅延線の長さをバースト波の半周期の奇数倍の長
   さに選ぶことを特徴とする特許請求の範囲第（１）項記
   載のバースト検出装置。
4. （４）減衰器の比率ηを１未満の１に近い値に選ぶこと
   を特徴とする特許請求の範囲第（１）項から第（３）項
   のいずれかに記載のバースト検出装置。
5. （５）タイミング回路により制御されたバーストゲート
   回路を入力側に接続することを特徴とする特許請求の範
   囲第（１）項から第（４）項のいずれかに記載のバース
   ト検出装置。
6. （６）バースト波の周波数を通過帯域内に持つ帯域通過
   フィルタ回路を入力側に接続することを特徴とする特許
   請求の範囲第（１）項から第（５）項のいずれかに記載
   のバースト検出装置。