JPH03117239A - クロック抽出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル通信等に用いるクロック抽出回路に
関するものである。

従来の技術 近年ｌ５ＤＮ等のディジタル通信が実用化されてきてい
る。ディジタル通信において、送られてきたデータ信号
を読み取るためには、データ信号の伝送速度と位相に一
致したクロック信号が必要である。ここでクロック信号
の位相が時間的に不安定であったとしたら、データ信号
を正確に読み取ることができない。

前記のような理由からデータ信号の位相に一致していて
、時間的に位相の安定したクロック信号を供給する技術
が必要になってくる。

特にデータ信号がエヌアールゼット符号（以下ＮＲＺ符
号と書く）である場合、必要となるクロック信号の周波
数は、データ信号の２倍の周波数を持たなければならな
い。

以下図面を参照しながら、従来のクロック抽出回路の一
例について説明する。第３図は従来のクロック抽出回路
を示すものであり、第４図はその動作を示す信号波形で
ある。第３図において、１７はデータ信号の入力端子、
１８は入力されたデータ信号をデータ周期Ｔに対して微
小時間Δｔだけ遅らせる遅延素子、１９は排他的論理和
回路、２０はクロック周波数の正弦波信号を抽出するバ
ンドパスフィルター　２１は増幅器、２２は正弦波信号
の振幅を制限するリミッタ−２３はクロック信号の出力
端子である。

以上のように構成されたクロック抽出回路について、以
下その動作について説明する。

入力される信号は区間Ａの間だけＯが連続するＮＲＺ符
号の信号であるとする。データ信号入力端子１７から入
力されたデータ信号Ｊの一方はそのまま排他的論理和素
子１９に入力され、他方は遅延素子１８を通りΔｔだけ
遅れて出力されて排他的論理和素子１９に入力される。

排他的論理和素子１９の出力は、信号りのようにデータ
信号Ｊの変化点でパルス信号が発生するような信号とな
っている（以下エツジパルス信号と呼ぶ）。第４図の信
号りに示すようにエツジパルス信号の周期はデータ信号
の周期の半分であり、求めるクロック信号の周期に一致
していて、前記エツジパルス信号をバンドパスフィルタ
ー２０に通すことによりデータ信号の位相に一致した求
めるクロック周波数の正弦波信号りを抽出することがで
きる。前記正弦波信号を増幅器２１に通し振幅を大きく
し信号Ｎのようにしたのち、リミッタ−１９で振幅を制
限することにより求めるクロック信号０を得ることがで
きる。クロック信号Ｏはクロック信号出力端子２３より
出力される（たとえば、「ディジタル通信技術」田中公
男著　東海大学出版　１６５〜１６７ページ参照）。

発明が解決しようとする課題 ここで用いるバンドパスフィルター１７の共振周波数特
性は、求めるクロック信号周波数を中心に着干の帯域幅
をもっている。そのためバンドパスフィルター１７の入
力が信号りの区間Ａのようにエツジパルス信号が欠落し
て（ると、入力されてくるノイズ信号のうちクロック信
号に近い周波数を持つ成分の周波数に共振してしまう。

この共振周波数はり・ロック信号の周波数とは異なる（
以下この信号をノイズ共振信号と書く）。

また、クロック周波数成分正弦波信号は区間Ａのように
段々減衰してくる。したがってエツジパルス信号が欠落
した区間Ａではこのクロック周波数成分の信号と、ノイ
ズ共振信号が重ね合わさって信号Ｍの区間Ａのような位
相が時間的に不安定で振幅の小さな信号が出力されてし
まう。この信号を増幅器１８に通し振幅を大きくした後
、リミッタ−１９を通し振幅を制限することによって信
号Ｏの区間Ａのようなりロック信号となってしまう。こ
れを拡大したものが第４図信号Ｐである。クロック信号
が一定の立ち上がり、立ち下がり時間幅τｌを持ち、時
間的に位相が不安定で位相の時間的な変動幅τ２を持つ
、ジッタの多いクロック信号となってしまう。

本発明は、前記課題に鑑み、データ信号が連続して同じ
値をとった場合でも、前のエツジパルス信号を１デ一タ
周期分子だけ遅らせて論理演算することにより欠落して
いたエツジパルス信号を補間し、ジッタの少ないクロッ
ク信号を得ることを目的としている。

課題を解決するための手段 前記課題を解決するために、本発明のクロック抽出回路
は、データ信号のエツジパルス信号を発生させるエツジ
パルス検出回路と、少なくとも一つの、エツジパルス信
号と１デ一タ周期分だけ遅らせたエツジパルス信号の論
理演算を行い、欠落しているエツジパルスを補間するエ
ツジパルス補間回路と、クロック周波数成分だけを抽出
するバンドパスフィルターと、正弦波の振幅を大きくす
る増幅器と、正弦波の振幅を制限するリミッタ−とで構
成されることを特徴とするものである。

作用 本発明は上記した構成によって、データ信号が連続して
同じ値をとりエツジパルス信号が発生しない場合でも、
１デ一タ周期分だけ前のエツジパルス信号が遅れてきて
二つの信号が論理的に演算されて、その結果エツジパル
ス信号が欠落していり位置にパルス信号が現れる。この
論理演Ｗをｎ回（ただしｎ・は１以上の整数）繰り返す
。パルス信号が現れるタイミングも一つ前のエツジパル
スからｎデータ周期分遅れたタイミングに出現するので
演算後のパルス信号をクロック周波数のバンドパスフィ
ルターに通すとデータの位相に一致したクロック周波数
の正弦波が取り出せる。演算後のパルス信号はもとの信
号に比べ、パルス信号の数が増え、取り出せる正弦波も
時間的に一定で大きな振幅のものが取り出せる。この正
弦波の振幅を制限して得たクロック信号はジッタの少な
いものとなる。その結果前記クロック信号でデータを読
み取ると、読み取り誤りが少なくなり、データの正確な
伝送が可能となる。

実施例 以下本発明の一実施例のクロック抽出回路について図面
を参照しながら説明する。まず第１図は本発明の一実施
例のクロック抽出回路の回路構成を示すものである。第
２図は第１図の回路の動作を示す信号の信号波形図であ
る。

第１図において１はデータ信号の入力端子、２はデータ
周期長Ｔに対して微小時間Δｔの遅延素子、３は排他的
論理和素子、４はデータ周期長Ｔだけの遅延素子、５は
論理和素子、６は遅延素子で４と同じものである。７は
論理和素子で５と同じものである。８は遅延素子で４と
同じものである。９は論理和素子で５と同じものである
。１０はクロック周波数の正弦波信号を抽出するバンド
パスフィルター　１１は抽出された正弦波信号の振幅を
大きくする増幅器、１２は増幅した正弦波信号の振幅を
制限するリミッタ−１３は出力端子である。１４，１５
．１６は、遅延素子４゜６．８と論理和素子５．７．９
でそれぞれ構成されるところの欠落したエツジパルスを
補うエツジパルス補間回路である。このエツジパルス補
間回路が（ｎ−１）段直列に接続されている。

以上のように構成されたクロック抽出回路について、以
下第１図及び第２図を用いてその動作を説明する。

いま入力されるデータ信号ＡはＯがｎデータ周期続くよ
うなＮＲＺ符号からなる信号とする。

データ信号入力端子１から入力されたデータ信号の一方
はそのまま排他的論理和素子３に入力され、他方は１デ
ータ長Ｔに対して微小時間Δｔだけ遅れて排他的論理和
素子３に入力される。排他的論理和素子３の出力信号Ｃ
はエツジパルス信号となる。エツジパルス信号の周期は
データ信号の周期の半分で、求めるクロックの周期に一
致している。信号Ａにおいて０が連続してｎデータ周期
続いている部分で信号Ｃではエツジパルスがｎ−１個連
続して欠落している。エツジパルス信号の一方はそのま
ま論理和素子５に入力され、他方はデータ周期Ｔだけ遅
らせて５の論理和素子に入力される。論理和素子５の出
力信号は信号りのようになり、エツジパルスが１個補間
される。エツジパルスが補間される位置も一つ前のエツ
ジパルスから１デ一タ周期分だけ遅れた位置に存在する
（これはデータ信号の値が変化した場合の変化点に位置
する）。エツジパルス信号をエツジパルス補間回路（ｎ
−１）段違した後の出力は信号Ｆのようになり欠落して
いたエツジパルスがすべて補間されていることがわかる
。信号Ｆのエツジパルスをバンドパスフィルター１０に
通すことにより、信号Ｇのようなりロック周波数の正弦
波信号が出力される。入力されるエツジパルスが欠落し
ていないために、正弦波信号は時間的に位相と振幅が一
定な正弦波信号が取り出せることになる。

正弦波信号を増幅器１１に通すことにより、信号Ｈのよ
うな振幅の大きな正弦波信号にした後、リミッタ−１２
を通し振幅レベルを制限する。その結果信号Ｉのような
ジッタの少ない、データ信号の位相に一致したクロック
信号をクロック信号出力端子１３から取り出すことがで
きる。

発明の効果 本発明によればデータ信号の変化点で発生するエツジパ
ルス信号とそれをデータ周期分だけ遅らせた信号を論理
演算させることによりパルス信号の欠落を減少させて、
ジッタの少ない安定したクロック信号を取り出すことが
できるようになる。

その結果そのクロック信号をデータ信号の読み取りに使
うことにより誤りの少ない、ディジタル通信が実現でき
、その工業的価値は極めて大である。

【図面の簡単な説明】

第１図は本発明の一実施例のクロック抽出回路の回路図
、第２図は本発明の一実施例のクロック抽出回路の動作
を示す信号波形図、第３図は従来のクロック抽出回路の
回路図、第４図は従来のクロック抽出回路の動作を示す
信号波形図である。 １・・・・・・データ信号入力端子、２・・・・・・遅
延素子、３・・・・・・排他的論理和素子、４・・・・
・・遅延素子、５・・・・・・論理和素子、６・・・・
・・遅延素子、７・・・・・・論理和素子、８・・・・
・・遅延素子、９・・・・・・論理和素子、１０・・・
・・・バンドパスフィルター　１１・・・・・・増幅器
、１２・・・・・・リミッタ−１３・・・・・・クロッ
ク信号出力端子、１４・・・・・・エツジパルス補間回
路、１５・・・・・・エツジパルス補間回路、１６・・
・・・・エツジパルス補間回路、１７・・・・・・デー
タ信号入力端子、１８・・・・・・遅延素子、１９・・
・・・・排他的論理和素子、２０・・・・・・バンドパ
スフィルター　２１・・・・・・増幅器、２２・・・・
・・リミッタ−２３・・・・・・クロック信号出力端子
。

Claims (1)

【特許請求の範囲】
1. エヌアールゼット符号からなるデータ信号からクロック
   信号を抽出するクロック抽出回路において、前記データ
   信号の変化点においてパルス信号を発生させるエッジパ
   ルス信号検出回路と、エッジパルス信号とエッジパルス
   信号をデータ周期分だけ遅らせた信号の論理演算を行い
   欠落しているエッジパルス信号を補うエッジパルス信号
   補間回路と、クロック周波数成分の正弦波信号を抽出す
   るバンドパスフィルターと、フィルター出力である正弦
   波信号の振幅を大きくする増幅器と、増幅された正弦波
   信号の振幅を制限するリミッターとで構成されることを
   特徴とするクロック抽出回路。