JPS63150742A - コンピュータシステムの誤動作からの復帰方法 - Google Patents
コンピュータシステムの誤動作からの復帰方法Info
- Publication number
- JPS63150742A JPS63150742A JP61297476A JP29747686A JPS63150742A JP S63150742 A JPS63150742 A JP S63150742A JP 61297476 A JP61297476 A JP 61297476A JP 29747686 A JP29747686 A JP 29747686A JP S63150742 A JPS63150742 A JP S63150742A
- Authority
- JP
- Japan
- Prior art keywords
- error
- computer
- reset signal
- microcomputer
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 7
- 230000007257 malfunction Effects 0.000 abstract description 10
- 238000011084 recovery Methods 0.000 abstract description 4
- 101000625226 Homo sapiens Melanoregulin Proteins 0.000 description 2
- 102100024976 Melanoregulin Human genes 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、コンピュータ、例えばマイクロコンピュータ
とウォッチドッグタイマとを備えた制御用コンピュータ
システムに関し、特にその動作誤りを検出した際の復帰
方法の改良に関する。
とウォッチドッグタイマとを備えた制御用コンピュータ
システムに関し、特にその動作誤りを検出した際の復帰
方法の改良に関する。
（従来の技術〕
従来コンピュータ例えばマイクロコンピュータを用いた
制御システムにおいて誤動作が生じた場合、ソフトウェ
アによって誤り検出を行い、誤り検出後の処理としてリ
スタートルーチンへのジャンプや割込みを発生させてリ
スタート処理を行い、正常な状態に戻すという方法が採
用されていた。
制御システムにおいて誤動作が生じた場合、ソフトウェ
アによって誤り検出を行い、誤り検出後の処理としてリ
スタートルーチンへのジャンプや割込みを発生させてリ
スタート処理を行い、正常な状態に戻すという方法が採
用されていた。
しかし、上記の方法では、雑音等による一時的な誤動作
の場合にもリスタートを行なうこととなるという問題が
めった。また、ソスト的にプログラムの開始番地に戻っ
てリスタートするのみであるので、マイクロコンピュー
タのＣＰＬＩのＬＳＩパッケージ内のデータ特にｌ１０
（入出力）ポートの状態等はそのまま保持されることと
なる。従って、誤動作によりマイクロコンピュータ内に
誤ったデータ、状態が残されていると、その誤りがいつ
までも解消されないことがあった。
の場合にもリスタートを行なうこととなるという問題が
めった。また、ソスト的にプログラムの開始番地に戻っ
てリスタートするのみであるので、マイクロコンピュー
タのＣＰＬＩのＬＳＩパッケージ内のデータ特にｌ１０
（入出力）ポートの状態等はそのまま保持されることと
なる。従って、誤動作によりマイクロコンピュータ内に
誤ったデータ、状態が残されていると、その誤りがいつ
までも解消されないことがあった。
本発明は以上の問題点を解決するためになされたもので
、一時的な誤動作の場合にはそれを無視するとともに、
誤り復帰に際してはハード的にもクリアして誤ったデー
タを解消できるコンピュータシステムを提供することを
目的とする。
、一時的な誤動作の場合にはそれを無視するとともに、
誤り復帰に際してはハード的にもクリアして誤ったデー
タを解消できるコンピュータシステムを提供することを
目的とする。
本発明のコンピュータシステムは、コンピュータが、制
御プログラムの実行中に誤り検”出を行ない、その結果
をメモリに記憶し、また、上記制御プログラムの終了時
に上記メモリを参照して誤り検出の有無を判定し、誤り
有りと判定されたときはウォッチドッグタイマーに対す
るタイマーリセット信号の供給を中止し、上記ウォッチ
ドッグタイマーは、上記タイマーリセット信号の供給が
所定時間継続して供給されないときに上記コンピュータ
にコンピュータリセット信号を供給し、上記所定時間は
、その間に上記制御プログラムがおよび誤り検出のステ
ップが所定回数行なわれるのに要する時間以上に定めら
れ２、上記コンピュータは上記コンピュータリセット信
号を供給されたとき、コンピュータをリセットすること
を特徴とするものである。
御プログラムの実行中に誤り検”出を行ない、その結果
をメモリに記憶し、また、上記制御プログラムの終了時
に上記メモリを参照して誤り検出の有無を判定し、誤り
有りと判定されたときはウォッチドッグタイマーに対す
るタイマーリセット信号の供給を中止し、上記ウォッチ
ドッグタイマーは、上記タイマーリセット信号の供給が
所定時間継続して供給されないときに上記コンピュータ
にコンピュータリセット信号を供給し、上記所定時間は
、その間に上記制御プログラムがおよび誤り検出のステ
ップが所定回数行なわれるのに要する時間以上に定めら
れ２、上記コンピュータは上記コンピュータリセット信
号を供給されたとき、コンピュータをリセットすること
を特徴とするものである。
上記のように、誤りが検出されたときは、コンピュータ
からウォッチドッグタイマーへのリセット信号の供給が
中止されるが、この中止が所定回数以上繰返されたとき
にはじめてウォッチドッグタイマーがコンピュータにリ
セットをかける。従って、一時的な誤動作の場合には、
リセット信号の供給が上記所定回数くり返されず、ウォ
ッチドッグタイマーがコンピュータにリセットをかける
前に、上記コンピュータからウォッチドッグタイマーへ
のリセット信号の供給が再開される。従って、一時的な
誤動作の場合には、コンピュータは制御動作を続行でき
る。また、誤りが一時的ではない場合、コンピュータが
ハード的にもリセットされる。即ち、その内部のデータ
状態もクリアされる。従って、誤動作によって生じたデ
ータ状態が解消される。
からウォッチドッグタイマーへのリセット信号の供給が
中止されるが、この中止が所定回数以上繰返されたとき
にはじめてウォッチドッグタイマーがコンピュータにリ
セットをかける。従って、一時的な誤動作の場合には、
リセット信号の供給が上記所定回数くり返されず、ウォ
ッチドッグタイマーがコンピュータにリセットをかける
前に、上記コンピュータからウォッチドッグタイマーへ
のリセット信号の供給が再開される。従って、一時的な
誤動作の場合には、コンピュータは制御動作を続行でき
る。また、誤りが一時的ではない場合、コンピュータが
ハード的にもリセットされる。即ち、その内部のデータ
状態もクリアされる。従って、誤動作によって生じたデ
ータ状態が解消される。
第１図は本発明一実施例の制御用コンピュータシステム
を示すブロック図である。同図で、１はマイクロコンピ
ュータ、２はウォッチドッグタイマー（ＷＤＴ＞であり
、マイクロコンピュータ１から一定時間継続してタイマ
ーリセット信号の供給を受けないと、マイクロコンピュ
ータ１にコンピュータリセット信号を印加する。このリ
セット信号が与えられると、マイクロコンピュータ１は
ＣＰＵ内の各種レジスタ等のデータのみならずＩ１０ポ
ートのデータ、状態をもクリアする。
を示すブロック図である。同図で、１はマイクロコンピ
ュータ、２はウォッチドッグタイマー（ＷＤＴ＞であり
、マイクロコンピュータ１から一定時間継続してタイマ
ーリセット信号の供給を受けないと、マイクロコンピュ
ータ１にコンピュータリセット信号を印加する。このリ
セット信号が与えられると、マイクロコンピュータ１は
ＣＰＵ内の各種レジスタ等のデータのみならずＩ１０ポ
ートのデータ、状態をもクリアする。
第２図はマイクロコンピュータ１の動作を示すフローチ
ャートである。図示のように、スタート後イニシャライ
ズを行なった後、制御処理を行なう。制御処理の実行中
に、誤り検出ルーチンを実行し、メモリーチェックや自
己診断を行い、誤りを検出した場合、その情報を特定の
ＲＡＭに書き込む。そしてＷＤＴ２にタイマーリセット
信号を供給する処理（ＷＤＴ処理）の前に、上記誤りの
情報を記憶しているＲＡＭを参照して、誤りが検出され
たという情報が残されている場合上記ＷＤＴ処理をバイ
パスし、タイマーリセット信号のＷＤＴ２への供給を中
止する。
ャートである。図示のように、スタート後イニシャライ
ズを行なった後、制御処理を行なう。制御処理の実行中
に、誤り検出ルーチンを実行し、メモリーチェックや自
己診断を行い、誤りを検出した場合、その情報を特定の
ＲＡＭに書き込む。そしてＷＤＴ２にタイマーリセット
信号を供給する処理（ＷＤＴ処理）の前に、上記誤りの
情報を記憶しているＲＡＭを参照して、誤りが検出され
たという情報が残されている場合上記ＷＤＴ処理をバイ
パスし、タイマーリセット信号のＷＤＴ２への供給を中
止する。
ＷＤＴ２はタイマーリセット信号が所定時間連続して与
えられないときにマイクロコンピュータ１に対するリセ
ット信号を発生する。この所定時間は、その間にマイク
ロコンピュータ１による制御プログラムの実行および誤
り検出のステップが所定回数くり返されるのに要する時
間以、上の時間に定められる。従って、ある誤り検出ス
テップの実行時に誤りが検出されても、次の誤り検出ス
テップの実行時に誤りが検出されないと、上記誤りの検
出が無視される。所定回数以上連続して誤りが検出され
てタイマーリセット信号の供給が所定回数以上連続して
中止され、その結果ＷＤＴ２の上記所定時間が経過する
と、ＷＤＴ２はマイクロコンピュータ１に対しコンピュ
ータリセット信号を発生する。
えられないときにマイクロコンピュータ１に対するリセ
ット信号を発生する。この所定時間は、その間にマイク
ロコンピュータ１による制御プログラムの実行および誤
り検出のステップが所定回数くり返されるのに要する時
間以、上の時間に定められる。従って、ある誤り検出ス
テップの実行時に誤りが検出されても、次の誤り検出ス
テップの実行時に誤りが検出されないと、上記誤りの検
出が無視される。所定回数以上連続して誤りが検出され
てタイマーリセット信号の供給が所定回数以上連続して
中止され、その結果ＷＤＴ２の上記所定時間が経過する
と、ＷＤＴ２はマイクロコンピュータ１に対しコンピュ
ータリセット信号を発生する。
このリセット信号を受けるとマイクロコンピュータ１は
、プログラム上でリスタートするとともにハード的にも
リセツ１〜される。即ち、ＣＰＵの内部データのみなら
ずＩ１０ポートのデータ状態がクリアされる。そして、
イニシャライズを行なった後、通常の制御プログラムの
実行を再開する。
、プログラム上でリスタートするとともにハード的にも
リセツ１〜される。即ち、ＣＰＵの内部データのみなら
ずＩ１０ポートのデータ状態がクリアされる。そして、
イニシャライズを行なった後、通常の制御プログラムの
実行を再開する。
尚、常にリセットを行なうのではなく、誤りの内容によ
ってはりスタートのみを行なうよう構成することもでき
る。
ってはりスタートのみを行なうよう構成することもでき
る。
（発明の効果〕
以上のように本発明によれば、誤りの検出が所定回数以
上くり返されたときに真の誤りと認め、復帰をすること
としたので、一時的な誤りの際にはこれを無視すること
ができる。また復帰に際し、ハード的にリセツｌ〜する
こととしたので、誤動作によってマイクロコンピータ内
に生じたデータ、状態をクリアすることができ、誤動作
の影響をなくすことができる。ざらに、上記の機能をプ
ログラムによって実現できるため特別の回路を必要とせ
ず、安価に実現できる。
上くり返されたときに真の誤りと認め、復帰をすること
としたので、一時的な誤りの際にはこれを無視すること
ができる。また復帰に際し、ハード的にリセツｌ〜する
こととしたので、誤動作によってマイクロコンピータ内
に生じたデータ、状態をクリアすることができ、誤動作
の影響をなくすことができる。ざらに、上記の機能をプ
ログラムによって実現できるため特別の回路を必要とせ
ず、安価に実現できる。
第１図は本発明一実施例のシステムを示すブロック図、
第２図は第１図のマイクロコンピュータの動作を示すフ
ローチャートである。 １・・・マイクロコンピュータ、２・・・ウォッチドッ
グタイマー。 −′・τ
第２図は第１図のマイクロコンピュータの動作を示すフ
ローチャートである。 １・・・マイクロコンピュータ、２・・・ウォッチドッ
グタイマー。 −′・τ
Claims (1)
- 【特許請求の範囲】 コンピュータとウォッチドッグタイマーとを備えた制御
用コンピュータシステムにおいて、上記コンピュータは
、制御プログラムの実行中に誤り検出を行ない、その結
果をメモリに記憶し、また、上記制御プログラムの終了
時に上記メモリを参照して誤り検出の有無を判定し、誤
り有りと判定されたときはウォッチドッグタイマーに対
するタイマーリセット信号の供給を中止し、 上記ウォッチドッグタイマーは、上記タイマーリセット
信号の供給が所定時間継続して供給されないときに上記
コンピュータにコンピュータリセット信号を供給し、 上記所定時間は、その間に上記制御プログラムがおよび
誤り検出のステップが所定回数行なわれるのに要する時
間以上に定められ、 上記コンピュータは上記コンピュータリセット信号を供
給されたとき、コンピュータをリセットすることを特徴
とするコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61297476A JP2695775B2 (ja) | 1986-12-16 | 1986-12-16 | コンピュータシステムの誤動作からの復帰方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61297476A JP2695775B2 (ja) | 1986-12-16 | 1986-12-16 | コンピュータシステムの誤動作からの復帰方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63150742A true JPS63150742A (ja) | 1988-06-23 |
| JP2695775B2 JP2695775B2 (ja) | 1998-01-14 |
Family
ID=17846990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61297476A Expired - Lifetime JP2695775B2 (ja) | 1986-12-16 | 1986-12-16 | コンピュータシステムの誤動作からの復帰方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695775B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001350643A (ja) * | 2000-06-08 | 2001-12-21 | Denso Corp | マイクロコンピュータの制御方法及び異常監視装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5932051A (ja) * | 1982-08-14 | 1984-02-21 | Matsushita Electric Works Ltd | Ｃｐｕの動作監視システム |
| JPS6115239A (ja) * | 1984-06-30 | 1986-01-23 | Oki Electric Ind Co Ltd | プロセツサ診断方式 |
-
1986
- 1986-12-16 JP JP61297476A patent/JP2695775B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5932051A (ja) * | 1982-08-14 | 1984-02-21 | Matsushita Electric Works Ltd | Ｃｐｕの動作監視システム |
| JPS6115239A (ja) * | 1984-06-30 | 1986-01-23 | Oki Electric Ind Co Ltd | プロセツサ診断方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001350643A (ja) * | 2000-06-08 | 2001-12-21 | Denso Corp | マイクロコンピュータの制御方法及び異常監視装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2695775B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2858140B2 (ja) | パイプラインプロセッサ装置および方法 | |
| US6438709B2 (en) | Method for recovering from computer system lockup condition | |
| US20070038891A1 (en) | Hardware checkpointing system | |
| KR970066876A (ko) | 계산기 시스템 및 그 소프트웨어 고장 회복 방법 | |
| EP1588260A2 (en) | Hot plug interfaces and failure handling | |
| US20020116670A1 (en) | Failure supervising method and apparatus | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JP2000132462A (ja) | プログラム自己修復方式 | |
| JPS60142747A (ja) | 命令再実行制御方式 | |
| JPH03244045A (ja) | マイクロコンピュータ回路 | |
| JPH0477854A (ja) | マイクロコンピュータ回路 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPH0354638A (ja) | 命令再試行処理方式 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS60140440A (ja) | 中央処理装置 | |
| JPS58158747A (ja) | プログラマブル・コントロ−ラ | |
| JPS62209627A (ja) | デ−タ処理装置 | |
| JP2009289119A (ja) | ウォッチドッグ・タイマ及びマイクロコンピュータ | |
| JP2001242901A (ja) | プログラマブルコントローラの異常検出装置 | |
| JPH01211138A (ja) | 計算機システムの監視回路用リセット回路 | |
| JPH03152637A (ja) | 異常診断システム | |
| JPH06131218A (ja) | Ｃｐｕ制御方式 | |
| JPH04138532A (ja) | 暴走検出回路 | |
| JPH0149975B2 (ja) | ||
| JPS6159545A (ja) | 情報処理装置のインタフエ−ス障害検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |