JPS63144A - フラツトパツケ−ジlsi - Google Patents
フラツトパツケ−ジlsiInfo
- Publication number
- JPS63144A JPS63144A JP14390786A JP14390786A JPS63144A JP S63144 A JPS63144 A JP S63144A JP 14390786 A JP14390786 A JP 14390786A JP 14390786 A JP14390786 A JP 14390786A JP S63144 A JPS63144 A JP S63144A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- lead terminals
- lsi
- flat package
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 abstract 5
- 238000010586 diagram Methods 0.000 description 2
- 102100037114 Elongin-C Human genes 0.000 description 1
- 101001011859 Homo sapiens Elongin-A Proteins 0.000 description 1
- 101001011846 Homo sapiens Elongin-B Proteins 0.000 description 1
- 101000881731 Homo sapiens Elongin-C Proteins 0.000 description 1
- 101000836005 Homo sapiens S-phase kinase-associated protein 1 Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、小型電子回路に利用されるフラットパッケー
ジLSI、特に、そのリード端子の形状に関するもので
ある。
ジLSI、特に、そのリード端子の形状に関するもので
ある。
従来の技術
従来のフラットパッケージLSIは第4図に示すような
構成になっている。すなわち、フラットパッケージLS
111のリード゛端子12の幅13はすべて同じであっ
た。
構成になっている。すなわち、フラットパッケージLS
111のリード゛端子12の幅13はすべて同じであっ
た。
発明が解決しようとする問題点
しかし、このようにリード端子12の幅13がずべて同
じフラットパッケージし8111を、第5図に示すよう
にフラットパッケージLSI11のそれぞれのリード端
子12に対応するプリント基板端子14を備えているプ
リント基板15に実aするときに、16図に示すように
フラットパッケージLSfllのリード端子12がプリ
ント基板15の端子14の間に゛落ちてしまい、妨かな
くなり、あらためてフラットパッケージLS111のリ
ード端子12とプリント基板15の端子14の位置合わ
せ作業をやり直すためにフラットパッケージLSIII
をプリント基板15から取りはずさなければならないと
いう作業上の問題点があった。
じフラットパッケージし8111を、第5図に示すよう
にフラットパッケージLSI11のそれぞれのリード端
子12に対応するプリント基板端子14を備えているプ
リント基板15に実aするときに、16図に示すように
フラットパッケージLSfllのリード端子12がプリ
ント基板15の端子14の間に゛落ちてしまい、妨かな
くなり、あらためてフラットパッケージLS111のリ
ード端子12とプリント基板15の端子14の位置合わ
せ作業をやり直すためにフラットパッケージLSIII
をプリント基板15から取りはずさなければならないと
いう作業上の問題点があった。
つまり、プリント基板15の端子14の上にフラットパ
ッケージLS111のリード端子12をのせた状態で、
フラットパッケージ18111を移動させることにより
プリント基板15の端子14とフラットパッケージLS
111のリード端子12の位置合わせを行なうのである
が、フラットパッケージLSI11のリード端子12が
プリント基板15の端子14の上に乗っている状態なら
、フラットパッケージLS111を任意の方向に移動さ
せることが出来るが、フラットパッケージLSIIIの
リード端子12が位置合わせ途中にプリント基板15の
端子14の間に落ちてしまうと、フラットパッケージL
SIIIを任意の方向に移動させることができなくなる
。
ッケージLS111のリード端子12をのせた状態で、
フラットパッケージ18111を移動させることにより
プリント基板15の端子14とフラットパッケージLS
111のリード端子12の位置合わせを行なうのである
が、フラットパッケージLSI11のリード端子12が
プリント基板15の端子14の上に乗っている状態なら
、フラットパッケージLS111を任意の方向に移動さ
せることが出来るが、フラットパッケージLSIIIの
リード端子12が位置合わせ途中にプリント基板15の
端子14の間に落ちてしまうと、フラットパッケージL
SIIIを任意の方向に移動させることができなくなる
。
本発明は上記問題点を解決するもので、簡易な構成で、
フラットパッケージLSIのリード端子が位置合わせ途
中にプリント基板の端子間に落ち込まないようにするこ
とができるフラットパッケージLSIを提供することを
目的としている。
フラットパッケージLSIのリード端子が位置合わせ途
中にプリント基板の端子間に落ち込まないようにするこ
とができるフラットパッケージLSIを提供することを
目的としている。
問題点を解決するための手段
本発明は上記問題点を解決するために、フラットパッケ
ージし81の端子のうち少なくとも1@の端子の幅を他
の端子の幅よりも広くしたものである。
ージし81の端子のうち少なくとも1@の端子の幅を他
の端子の幅よりも広くしたものである。
作用
上記構成により、LSIのリード端子とプリント基板の
端子を位置合わせするときに、LSIのリード端子がプ
リント基板の端子の間の位置に来ても、幅の広いリード
端子がまだプリント基板の端子の上に乗っているので、
LSIは幅の広いリード端子で支えられることによりL
SIリード端子はプリント基板の端子の開に落ちること
はない。
端子を位置合わせするときに、LSIのリード端子がプ
リント基板の端子の間の位置に来ても、幅の広いリード
端子がまだプリント基板の端子の上に乗っているので、
LSIは幅の広いリード端子で支えられることによりL
SIリード端子はプリント基板の端子の開に落ちること
はない。
実施例
以下本発明の一実施例を図面に基づいて説明する。第1
図において、フラットパッケージLS11のリード端子
2,3は四方向に延びており、そのリード端子のうちそ
れぞれの方向に延びているものの両端のリード端子2の
幅4のみが中間のリード端子3の幅5よりも広くなって
いる。
図において、フラットパッケージLS11のリード端子
2,3は四方向に延びており、そのリード端子のうちそ
れぞれの方向に延びているものの両端のリード端子2の
幅4のみが中間のリード端子3の幅5よりも広くなって
いる。
第2図および第3図は本発明の一実施例をプリント基板
6の端子7との位置関係より説明するものである。第2
図のようにLSllのリード端子2.3とプリント基板
6の端子7が合うように位置合わせするのであるが、位
置合わせをしてゆく途中第3図に示すような状態になり
易い。すなわち、リード端子3がプリント基板6の端子
7の間にきても、両端のリード端子2の一部分がプリン
ト基板6の端子7の上に残り、このためリード端子3は
プリント基板6の端子7の上にないにもかかわらず下に
落ちない。
6の端子7との位置関係より説明するものである。第2
図のようにLSllのリード端子2.3とプリント基板
6の端子7が合うように位置合わせするのであるが、位
置合わせをしてゆく途中第3図に示すような状態になり
易い。すなわち、リード端子3がプリント基板6の端子
7の間にきても、両端のリード端子2の一部分がプリン
ト基板6の端子7の上に残り、このためリード端子3は
プリント基板6の端子7の上にないにもかかわらず下に
落ちない。
発明の効果
以上のように本発明によれば、LSIの端子の幅を24
il類とすることによりLSIをプリント基板に実装す
るときの位置合わせが容易になり、その効果は大きい。
il類とすることによりLSIをプリント基板に実装す
るときの位置合わせが容易になり、その効果は大きい。
第1図は本発明の一実施例によるフラットパッケージL
SIを示す平面図、第2図および第3図は本発明の一実
施例によるフラットパッケージL81をプリント基板の
端子との関係で説明する説明図、第4図は従来の実施例
によるフラットパッケージLSIを示す平面図、第5図
および第6図は従来のフラットパッケージLSIをプリ
ント基板の端子との関係で説明する説明図である。 1・・・フラットパッケージLSI、2・・・幅の広い
両端リード端子、3・・・中間リード端子、6・・・プ
リント基板、7・・・端子 第1図 1−−フラットノぐ、37−シ”L、Sr2−、、vq
49+ネ妬) 3−−一中閲9−ド5) 4−4)2q幅 S 、−玄勧3峠幅
SIを示す平面図、第2図および第3図は本発明の一実
施例によるフラットパッケージL81をプリント基板の
端子との関係で説明する説明図、第4図は従来の実施例
によるフラットパッケージLSIを示す平面図、第5図
および第6図は従来のフラットパッケージLSIをプリ
ント基板の端子との関係で説明する説明図である。 1・・・フラットパッケージLSI、2・・・幅の広い
両端リード端子、3・・・中間リード端子、6・・・プ
リント基板、7・・・端子 第1図 1−−フラットノぐ、37−シ”L、Sr2−、、vq
49+ネ妬) 3−−一中閲9−ド5) 4−4)2q幅 S 、−玄勧3峠幅
Claims (1)
- 【特許請求の範囲】 1、実装すべき基板上の端子間隔よりも大きい幅を有す
るリード端子を少なくとも1個有するフラットパッケー
ジLSI。 2、各端面の両端部のリード端子の幅を大きく形成した
ことを特徴とする特許請求の範囲第1項記載のフラット
パッケージLSI。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14390786A JPS63144A (ja) | 1986-06-19 | 1986-06-19 | フラツトパツケ−ジlsi |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14390786A JPS63144A (ja) | 1986-06-19 | 1986-06-19 | フラツトパツケ−ジlsi |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63144A true JPS63144A (ja) | 1988-01-05 |
Family
ID=15349852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14390786A Pending JPS63144A (ja) | 1986-06-19 | 1986-06-19 | フラツトパツケ−ジlsi |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63144A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007242743A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Ltd | 鉛フリーはんだを用いたリード付き電子部品 |
-
1986
- 1986-06-19 JP JP14390786A patent/JPS63144A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007242743A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Ltd | 鉛フリーはんだを用いたリード付き電子部品 |
JP4595835B2 (ja) * | 2006-03-07 | 2010-12-08 | 株式会社日立製作所 | 鉛フリーはんだを用いたリード付き電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63144A (ja) | フラツトパツケ−ジlsi | |
JPH04147660A (ja) | 電子部品 | |
JPH0749824Y2 (ja) | ショート防止ランド | |
JPS61148855A (ja) | 半導体装置 | |
JPH04264795A (ja) | チップ部品搭載パッド | |
JPS6334287Y2 (ja) | ||
JPH05145214A (ja) | 回路基板装置の製造方法 | |
JPH0511661Y2 (ja) | ||
JPH04105390A (ja) | 基板機構 | |
JPS6151849A (ja) | フラツトパツケ−ジ形集積回路素子 | |
JPH0349418Y2 (ja) | ||
JPH04243187A (ja) | プリント基板 | |
JPH01187894A (ja) | プリント基板 | |
JPH0427098Y2 (ja) | ||
JPH0513136A (ja) | Icソケツト | |
JPH0653628A (ja) | 表面実装素子を取り付けた回路基板 | |
JPH0629164U (ja) | 両面実装プリント配線基板 | |
JP2938010B1 (ja) | 半導体装置実装位置決め治具及び半導体装置の実装位置決め方法 | |
JPS59990A (ja) | スル−ホ−ル基板の固定方法 | |
JPH04239166A (ja) | 電子部品 | |
JPH02288291A (ja) | フラットパッケージ | |
JPH05145215A (ja) | プリント配線板用部品位置決めマークの形成法 | |
JPH03132091A (ja) | 面実装用印刷配線基板 | |
JPH02260692A (ja) | フラットパッケージ用プリント基板 | |
JPH04352488A (ja) | 有機混成集積回路 |